日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 8月27日

出願番号

Application Number:

特願2002-247299

[ST.10/C]:

[JP2002-247299]

出 願 人 Applicant(s):

セイコーエプソン株式会社

2003年 6月12日

特許庁長官 Commissioner, Japan Patent Office 人名信一

【書類名】

特許願

【整理番号】

EP-0398601

【提出日】

平成14年 8月27日

【あて先】

特許庁長官殿

【国際特許分類】

G09G 3/20

【発明者】

【住所又は居所】

長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

森田 晶

【発明者】

【住所又は居所】

長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

鳥海 裕一

【特許出願人】

【識別番号】

000002369

【氏名又は名称】

セイコーエプソン株式会社

【代理人】

【識別番号】

100090479

【弁理士】

【氏名又は名称】

井上 一

【電話番号】

03-5397-0891

【選任した代理人】

【識別番号】

100090387

【弁理士】

【氏名又は名称】

布施 行夫

【電話番号】

03-5397-0891

【選任した代理人】

【識別番号】

100090398

【弁理士】

【氏名又は名称】 大渕 美千栄

【電話番号】 03-5397-0891

【手数料の表示】

【予納台帳番号】 039491

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9402500

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 表示駆動回路及び表示装置

【特許請求の範囲】

【請求項1】 階調データに基づいて表示装置の信号電極を駆動する表示駆動回路であって、

第1~第(M+N)(M、Nは正の整数)のシフトレジスタブロックに供給される階調データの入力制御を行うデータ入力制御回路と、

前記第1~第(M+N)のシフトレジスタブロックに供給される階調データに対してマスク制御を行った第1~第(M+N)の階調データを出力する第1~第(M+N)のデータマスク回路と、

前記データ入力制御回路を基準に第1の方向側の領域に配置され、前記第1~ 第Mの階調データを保持する第1~第Mのシフトレジスタブロックと、

前記データ入力制御回路を基準に前記第1の方向と反対の第2の方向側の領域に配置され、前記第(M+1)~第(M+N)の階調データを保持する第(M+1)~第(M+N)のシフトレジスタブロックと、

前記第1~第(M+N)のシフトレジスタブロックに保持された階調データに対応した駆動電圧を用いて信号電極を駆動する信号電極駆動回路と、

を含み、

前記第1~第Mのシフトレジスタブロックは、

第1のシフトレジスタブロックに入力される所与のデータイネーブル信号をシフトして前記第2の方向に隣接するシフトレジスタブロックに出力すると共に、シフトされるデータイネーブル信号に基づいて前記第1~第Mの階調データを保持し、

前記第 (M+1) ~第 (M+N) のシフトレジスタブロックは、

第(M+1)のシフトレジスタブロックに入力される前記第Mのシフトレジスタブロックからのデータイネーブル信号をシフトして前記第2の方向に隣接するシフトレジスタブロックに出力すると共に、シフトされるデータイネーブル信号に基づいて前記第(M+1)~第(M+N)の階調データを保持し、

前記第1~第Mのデータマスク回路は、

前記第2の方向に沿って第1~第Mのデータマスク回路の順に接続され、前記第1~第Mのデータマスク回路の順に前記第1~第Mの階調データのマスクを非解除状態に設定し、

前記第 (M+1) ~第 (M+N) のデータマスク回路は、

前記第2の方向に沿って第(M+1)~第(M+N)のデータマスク回路の順に接続され、前記第(M+1)~第(M+N)のデータマスク回路の順に前記第(M+1)~第(M+N)の階調データのマスクを解除状態に設定することを特徴とする表示駆動回路。

【請求項2】 請求項1において、

前記第1~第(M+N)の階調データのマスク制御を行うための第1~第(M+N)のデータマスク制御信号を生成する第1~第(M+N)のデータマスク制御回路を含み、

第 a $(1 \le a \le M)$ 、 a は整数)のデータマスク制御回路は、

前記第aのシフトレジスタブロックから出力されたデータイネーブル信号に基づいて前記第aのデータマスク制御信号を生成し、

第b $(M+1 \le b \le M+N, b$ は整数)のデータマスク制御回路は、

前記第(b-1)のシフトレジスタブロックから出力されたデータイネーブル信号に基づいて前記第bのデータマスク制御信号を生成することを特徴とする表示駆動回路。

【請求項3】 請求項2において、

第c (1 ≤ c ≤ M + N、c は整数) のシフトレジスタブロックは、

所与のシフト信号が第1のレベルのとき、前記データイネーブル信号を前記第 1の方向にシフトすると共に、該データイネーブル信号に基づいて第cの階調データを保持し、

前記シフト信号が第2のレベルのとき、前記データイネーブル信号を前記第2 の方向にシフトすると共に、該データイネーブル信号に基づいて第cの階調データを保持し、

前記第cのデータマスク制御回路は、

前記シフト信号のレベルに応じて、前記第cのデータマスク制御信号を生成することを特徴とする表示駆動回路。

【請求項4】 請求項1乃至3のいずれかにおいて、

前記第1~第(M+N)のシフトレジスタブロックに供給され前記データイネーブル信号のシフトタイミングを規定するクロックの入力制御を行うクロック入力制御回路と、

前記第1~第(M+N)のシフトレジスタブロックに供給されるクロックに対してマスク制御を行った第1~第(M+N)のクロックを出力する第1~第(M+N)のクロックマスク回路と、

を含み、

前記第1~第Mのシフトレジスタブロックは、

前記クロック入力制御回路を基準に前記第1の方向側の領域に配置され、前記第1~第Mのクロックに基づいて前記データイネーブル信号をシフトし、

前記第 (M+1) ~ 第 (M+N) のシフトレジスタブロックは、

前記クロック入力制御回路を基準に前記第2の方向側の領域に配置され、前記第 (M+1) ~第 (M+N) のクロックに基づいて前記データイネーブル信号をシフトし、

前記第1~第Mのクロックマスク回路は、

前記第2の方向に沿って第1~第Mのクロックマスク回路の順に接続され、前記第1~第Mのクロックマスク回路の順に前記第1~第Mのクロックのマスクを 非解除状態に設定し、

前記第(M+1)~第(M+N)のクロックマスク回路は、

前記第2の方向に沿って第(M+1)~第(M+N)のクロックマスク回路の順に接続され、前記第(M+1)~第(M+N)のクロックマスク回路の順に前記第(M+1)~第(M+N)のクロックのマスクを解除状態に設定することを特徴とする表示駆動回路。

【請求項5】 請求項4において、

前記第1~第(M+N)のクロックをマスク制御するための第1~第(M+N)のクロックマスク制御信号を生成する第1~第(M+N)のクロックマスク制

御回路を含み、

第 d ($1 \le d \le M$ 、 d は整数)のクロックマスク制御回路は、

前記第dのシフトレジスタブロックから出力されたデータイネーブル信号に基づいて前記第dのクロックマスク制御信号を生成し、

第 e $(M+1 \le e \le M+N$ 、 e は整数) のクロックマスク制御回路は、

前記第(e-1)のシフトレジスタブロックから出力されたデータイネーブル信号に基づいて前記第 e のクロックマスク制御信号を生成することを特徴とする表示駆動回路。

【請求項6】 請求項5において、

第f $(1 \le f \le M+N$ 、f は正の整数) のシフトレジスタブロックは、

所与のシフト信号が第1のレベルのとき、前記データイネーブル信号を前記第 1の方向にシフトすると共に、前記第1の方向にシフトされるデータイネーブル 信号に基づいて第fの階調データを保持し、

前記シフト信号が第2のレベルのとき、前記データイネーブル信号を前記第2 の方向にシフトすると共に、前記第2の方向にシフトされるデータイネーブル信 号に基づいて第fの階調データを保持し、

前記第fのクロックマスク制御回路は、

前記シフト信号のレベルに応じて、前記第fのクロックマスク制御信号を生成することを特徴とする表示駆動回路。

【請求項7】 階調データに基づいて表示装置の信号電極を駆動する表示駆動回路であって、

第1~第(M+N)(M、Nは正の整数)のシフトレジスタブロックに供給されシフトタイミングを規定するクロックの入力制御を行うクロック入力制御回路と、

第1~第(M+N)のシフトレジスタブロックへ供給されるクロックに対してマスク制御を行った前記第1~第(M+N)のクロックを出力する第1~第(M+N)のクロックマスク回路と、

前記クロック入力制御回路を基準に第1の方向側の領域に配置され、第1~第 Mの階調データを保持する第1~第Mのシフトレジスタブロックと、 前記クロック入力制御回路を基準に前記第1の方向と反対の第2の方向側の領域に配置され、第(M+1)~第(M+N)の階調データを保持する第(M+1)~第(M+N)のシフトレジスタブロックと、

前記第 $1\sim$ 第(M+N)のシフトレジスタブロックに保持された階調データに対応した駆動電圧を用いて信号電極を駆動する信号電極駆動回路と、

を含み、

前記第1~第Mのシフトレジスタブロックは、

第1のシフトレジスタブロックに入力される所与のデータイネーブル信号を前記第1~第Mのクロックに基づいてシフトして前記第2の方向に隣接するシフトレジスタブロックに出力すると共に、該データイネーブル信号に基づいて第1~第Mの階調データを保持し、

前記第 (M+1) ~第 (M+N) のシフトレジスタブロックは、

第(M+1)のシフトレジスタブロックに入力される前記第Mのシフトレジスタからのデータイネーブル信号を前記第(M+1)~第(M+N)のクロックに基づいてシフトして前記第 2 の方向に隣接するシフトレジスタブロックに出力すると共に、該データイネーブル信号に基づいて第(M+1)~第(M+N)の階調データを保持し、

前記第1~第Mのクロックマスク回路は、

前記第2の方向に沿って第1~第Mのクロックマスク回路の順に接続され、前記第1~第Mのクロックマスク回路の順に前記第1~第Mのクロックのマスクを非解除状態に設定し、

前記第 (M+1) ~第 (M+N) のクロックマスク回路は、

前記第2の方向に沿って第(M+1)~第(M+N)のクロックマスク回路の順に接続され、前記第(M+1)~第(M+N)のクロックマスク回路の順に前記第(M+1)~第(M+N)のクロックのマスクを解除状態に設定することを特徴とする表示駆動回路。

【請求項8】 階調データに基づいて表示装置の信号電極を駆動する表示駆動回路であって、

第1~第M(Mは正の整数)のシフトレジスタブロックに供給される階調デー

タの入力制御を行うデータ入力制御回路と、

前記第1~第Mのシフトレジスタブロックへ供給される階調データに対してマスク制御を行った第1~第Mの階調データを出力する第1~第Mのデータマスク回路と、

前記データ入力制御回路を基準に第1の方向側の領域に配置され、前記第1~ 第Mの階調データを保持する第1~第Mのシフトレジスタブロックと、

前記第1~第Mのシフトレジスタブロックに保持された階調データに対応した 駆動電圧を用いて信号電極を駆動する信号電極駆動回路と、

を含み、

前記第1~第Mのシフトレジスタブロックは、

第1のシフトレジスタブロックに入力される所与のデータイネーブル信号をシフトして前記第1の方向と反対の第2の方向に隣接するシフトレジスタブロックに出力すると共に、前記第1~第Mのデータマスク回路によりマスク制御された第1~第Mの階調データを該データイネーブル信号に基づいて保持し、

前記第1~第Mのデータマスク回路は、

前記第2の方向に沿って第1~第Mのデータマスク回路の順に接続され、前記第1~第Mのデータマスク回路の順に前記第1~第Mの階調データのマスクを非解除状態に設定することを特徴とする表示駆動回路。

【請求項9】 階調データに基づいて表示装置の信号電極を駆動する表示駆動回路であって、

第1~第N(Nは正の整数)のシフトレジスタブロックに供給される階調データの入力制御を行うデータ入力制御回路と、

前記第1~第Nのシフトレジスタブロックへ供給される階調データに対してマスク制御を行った第1~第Nの階調データを出力する第1~第Nのデータマスク回路と、

前記データ入力制御回路を基準に第2の方向側の領域に配置され、第1~第Nの階調データを保持する第1~第Nのシフトレジスタブロックと、

前記第1~第Nのシフトレジスタブロックに保持された階調データに対応した 駆動電圧を用いて信号電極を駆動する信号電極駆動回路と、 を含み、

前記第1~第Nのシフトレジスタブロックは、

第1のシフトレジスタブロックに入力される所与のデータイネーブル信号をシフトして前記第2の方向に隣接するシフトレジスタブロックに出力すると共に、前記第1~第Nのデータマスク回路によりマスク制御された第1~第Nの階調データを該データイネーブル信号に基づいて保持し、

前記第1~第Nのデータマスク回路は、

前記第2の方向に沿って第 $1\sim$ 第Nのデータマスク回路の順に接続され、前記第 $1\sim$ 第Nのデータマスク回路の順に前記第 $1\sim$ 第Nの階調データのマスクを解除状態に設定することを特徴とする表示駆動回路。

【請求項10】 階調データに基づいて表示装置の信号電極を駆動する表示 駆動回路であって、

第1~第M(Mは正の整数)のシフトレジスタブロックに供給されシフトタイミングを規定するクロックの入力制御を行うクロック入力制御回路と、

前記第1〜第Mのシフトレジスタブロックへ供給されるクロックに対してマスク制御を行った第1〜第Mのクロックを出力する第1〜第Mのクロックマスク回路と、

前記クロック入力制御回路を基準に第1の方向側の領域に配置され、第1~第 Mの階調データを保持する第1~第Mのシフトレジスタブロックと、

前記第1~第Mのシフトレジスタブロックに保持された階調データに対応した 駆動電圧を用いて信号電極を駆動する信号電極駆動回路と、

を含み、

前記第1~第Mのシフトレジスタブロックは、

第1のシフトレジスタブロックに入力される所与のデータイネーブル信号を前記第1~第Mのクロックに基づいてシフトして該第1の方向と反対の第2の方向に隣接するシフトレジスタブロックに出力すると共に、該データイネーブル信号に基づいて第1~第Mの階調データを保持し、

前記第1~第Mのクロックマスク回路は、

前記第2の方向に沿って第1~第Mのクロックマスク回路の順に接続され、前

記第1~第Mのクロックマスク回路の順に前記第1~第Mのクロックのマスクを 非解除状態に設定することを特徴とする表示駆動回路。

【請求項11】 階調データに基づいて表示装置の信号電極を駆動する表示 駆動回路であって、

第1~第N(Nは正の整数)のシフトレジスタブロックに供給されシフトタイミングを規定するクロックの入力制御を行うクロック入力制御回路と、

前記第1~第Nのシフトレジスタブロックへ供給されるクロックに対してマスク制御を行った前記第1~第Nのクロックを出力する第1~第Nのクロックマスク回路と、

前記クロック入力制御回路を基準に第2の方向側の領域に配置され、第1~第 Nの階調データを保持する第1~第Nのシフトレジスタブロックと、

前記第1~第Nのシフトレジスタブロックに保持された階調データに対応した 駆動電圧を用いて信号電極を駆動する信号電極駆動回路と、

を含み、

前記第1~第Nのシフトレジスタブロックは、

第1のシフトレジスタブロックに入力される所与のデータイネーブル信号を前記第1~第Nのクロックに基づいてシフトして前記第2の方向に隣接するシフトレジスタブロックに出力すると共に、該データイネーブル信号に基づいて第1~第Nの階調データを保持し、

前記第1~第Nのクロックマスク回路は、

前記第2の方向に沿って第1~第Nのクロックマスク回路の順に接続され、前 記第1~第Nのクロックマスク回路の順に前記第1~第Nのクロックのマスクを 解除状態に設定することを特徴とする表示駆動回路。

【請求項12】 互いに交差する複数の走査電極及び複数の信号電極により 特定される画素と、

前記走査電極を走査駆動する走査電極駆動回路と、

階調データに基づいて、前記信号電極を駆動する請求項1乃至11いずれか記載の表示駆動回路と、

を含むことを特徴とする表示装置。

【請求項13】 互いに交差する複数の走査電極及び複数の信号電極により 特定される画素を含む表示パネルと、

前記走査電極を走査駆動する走査電極駆動回路と、

階調データに基づいて、前記信号電極を駆動する請求項1乃至11いずれか記載の表示駆動回路と、

を含むことを特徴とする表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、表示駆動回路及び表示装置に関する。

[0002]

【背景技術及び発明が解決しようとする課題】

例えば液晶パネル(広義には、表示パネル)では、階調表示によりカラー表現が行われる。そのため液晶パネルの信号電極を駆動する信号ドライバ(広義には、表示駆動回路)は、信号電極に対応する信号電極駆動回路を有する。各信号電極駆動回路は、対応するラッチに保持された階調データに応じた駆動電圧を出力する。

[0003]

ところで一般に、信号ドライバは、駆動対象の表示パネルの信号電極数が多い。したがって、表示パネルの縁に効率的に実装できるように、信号ドライバは信号電極の配列方向を長辺方向とし、該配列方向と交差する方向を短辺方向となるようにレイアウトされ、回路が形成される。このため、階調データを供給する階調バスは、信号ドライバの長辺方向に長くなり、階調バスの負荷が増大する。したがって、階調バスの駆動に伴う電力消費が大きくなる。

[0004]

本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、階調データの供給に伴う消費電力を削減することができる表示駆動回路及び表示装置を提供することにある。

[0005]

【課題を解決するための手段】

上記課題を解決するために本発明は、階調データに基づいて表示装置の信号電 極を駆動する表示駆動回路であって、第1~第(M+N)(M、Nは正の整数) のシフトレジスタブロックに供給される階調データの入力制御を行うデータ入力 制御回路と、前記第1~第(M+N)のシフトレジスタブロックに供給される階 調データに対してマスク制御を行った第1~第(M+N)の階調データを出力す る第1~第(M+N)のデータマスク回路と、前記データ入力制御回路を基準に 第1の方向側の領域に配置され、前記第1~第Mの階調データを保持する第1~ 第Mのシフトレジスタブロックと、前記データ入力制御回路を基準に前記第1の 方向と反対の第2の方向側の領域に配置され、前記第(M+1)~第(M+N) の階調データを保持する第(M+1)~第(M+N)のシフトレジスタブロック と、前記第1~第(M+N)のシフトレジスタブロックに保持された階調データ に対応した駆動電圧を用いて信号電極を駆動する信号電極駆動回路とを含み、前 記第1~第Mのシフトレジスタブロックは、第1のシフトレジスタブロックに入 力される所与のデータイネーブル信号をシフトして前記第2の方向に隣接するシ フトレジスタブロックに出力すると共に、シフトされるデータイネーブル信号に 基づいて前記第1~第Mの階調データを保持し、前記第(M+1)~第(M+N)のシフトレジスタブロックは、第(M+1)のシフトレジスタブロックに入力 される前記第Mのシフトレジスタブロックからのデータイネーブル信号をシフト して前記第2の方向に隣接するシフトレジスタブロックに出力すると共に、シフ トされるデータイネーブル信号に基づいて前記第(M+1)~第(M+N)の階 調データを保持し、前記第1~第Mのデータマスク回路は、前記第2の方向に沿 って第1~第Mのデータマスク回路の順に接続され、前記第1~第Mのデータマ スク回路の順に前記第1~第Mの階調データのマスクを非解除状態に設定し、前 記第(M+1)~第(M+N)のデータマスク回路は、前記第2の方向に沿って 第(M+1)~第(M+N)のデータマスク回路の順に接続され、前記第(M+1) \sim 第 (M+N) のデータマスク回路の順に前記第 (M+1) \sim 第 (M+N)の階調データのマスクを解除状態に設定する表示駆動回路に関係する。

[0006]

本発明においては、データ入力制御回路により入力制御が行われる階調データ が各シフトレジスタブロックに取り込まれる。

[0007]

この場合に、データ入力制御回路を基準として第1の方向側の領域に第2の方向に沿って順に接続された第1~第Mのデータマスク回路を、第1~第Mのデータマスク回路の順にマスクを非解除状態に設定しながら、第1~第Mのシフトレジスタブロックは、第2の方向にシフトされるデータイネーブル信号に基づいて第1~第Mの階調データを保持する。これにより、既に階調データを取り込んだシフトレジスタブロックに対する階調データの不要な駆動を回避することができる。すなわち、階調データの供給に必要なタイミングのみ、階調データが供給されるバスを駆動すればよいので不要な電力消費を削減することができる。

[0008]

一方、データ入力制御回路を基準として第2の方向側の領域に第2の方向に沿って順に接続された第 (M+1) ~第 (M+N) のデータマスク回路を、第 (M+1) ~第 (M+N) のデータマスク回路の順にマスクを解除状態に設定することにより、第 (M+1) ~第 (M+N) のシフトレジスタブロックは、第2の方向にシフトされるデータイネーブル信号に基づいて第 (M+1) ~第 (M+N) の階調データを保持する。これにより、これから階調データを取り込むシフトレジスタブロックに対してのみ、順次階調データを駆動していくことができる。すなわち、階調データの供給に必要なタイミングのみ、階調データが供給されるバスを駆動すればよいので不要な電力消費を削減することができる。

[0009]

また本発明に係る表示駆動回路は、前記第 $1\sim$ 第(M+N)の階調データのマスク制御を行うための第 $1\sim$ 第(M+N)のデータマスク制御信号を生成する第 $1\sim$ 第(M+N)のデータマスク制御回路を含み、第a($1\leq a\leq M$ 、aは整数)のデータマスク制御回路は、前記第aのシフトレジスタブロックから出力されたデータイネーブル信号に基づいて前記第aのデータマスク制御回路は、前記第a0データマスク制御回路は、前記第a0データマスク制御回路は、前記第a0 がa1 がa2 がa3 がa3 がa4 がa5 がa6 がa6 がa7 がa8 がa9 がa9 がa9 がa9 がa1 がa9 がa1 がa1 がa2 がa3 がa3 がa4 がa5 が a6 が a7 が a8 が a9 が a9

て前記第bのデータマスク制御信号を生成することができる。

[0010]

本発明によれば、順次シフトされるデータイネーブル信号を用いてデータマスク制御信号を生成することができるので、不要な電力消費を削減する表示駆動回路を簡素な回路構成で実現することができる。

[0011]

また本発明に係る表示駆動回路は、第c($1 \le c \le M+N$ 、c は整数)のシフトレジスタブロックは、所与のシフト信号が第1 のレベルのとき、前記データイネーブル信号を前記第1 の方向にシフトすると共に、該データイネーブル信号に基づいて第c の階調データを保持し、前記シフト信号が第2 のレベルのとき、前記データイネーブル信号を前記第2 の方向にシフトすると共に、該データイネーブル信号を前記第2 の方向にシフトすると共に、該データイネーブル信号に基づいて第c の階調データを保持し、前記第c のデータマスク制御回路は、前記シフト信号のレベルに応じて、前記第c のデータマスク制御信号を生成することができる。

[0012]

本発明によれば、実装状態に応じて最適な配線長を得ることができるシフト方向の制御が可能であって、かつ不要な電力消費を削減する表示駆動回路を提供することができる。

[0013]

また本発明に係る表示駆動回路は、前記第1~第(M+N)のシフトレジスタブロックに供給され前記データイネーブル信号のシフトタイミングを規定するクロックの入力制御を行うクロック入力制御回路と、前記第1~第(M+N)のシフトレジスタブロックに供給されるクロックに対してマスク制御を行った第1~第(M+N)のクロックを出力する第1~第(M+N)のクロックマスク回路とを含み、前記第1~第Mのシフトレジスタブロックは、前記クロック入力制御回路を基準に前記第1の方向側の領域に配置され、前記第1~第M0クロックに基づいて前記データイネーブル信号をシフトし、前記第(M+1)~第(M+N)のシフトレジスタブロックは、前記クロック入力制御回路を基準に前記第2の方向側の領域に配置され、前記第0000円の行に基づいて

前記データイネーブル信号をシフトし、前記第 $1\sim$ 第Mのクロックマスク回路は、前記第2の方向に沿って第 $1\sim$ 第Mのクロックマスク回路の順に接続され、前記第 $1\sim$ 9Mのクロックマスク回路の順に前記第 $1\sim$ 9Mのクロックマスク回路は非解除状態に設定し、前記第 $(M+1)\sim$ 9(M+N)00クロックマスク回路は、前記第200方向に沿って第 $(M+1)\sim$ 9(M+N)00クロックマスク回路の順に接続され、前記第 $(M+1)\sim$ 9(M+N)00クロックマスク回路の順に前記第 $(M+1)\sim$ 9(M+N)00クロックマスク回路の順に前記第 $(M+1)\sim$ 9(M+N)00クロックのマスクを解除状態に設定することができる。

[0014]

本発明によれば、データイネーブル信号のシフトタイミングを規定し、かつ各シフトレジスタブロックに供給されるクロックについても、上述の階調データと同様にマスク制御を行うようにしたので、表示駆動回路における階調データの取り込みの際の不要な電力消費を大幅に削減することができる。

[0015]

また本発明に係る表示駆動回路は、前記第1~第(M+N)のクロックをマスク制御するための第1~第(M+N)のクロックマスク制御信号を生成する第1~第(M+N)のクロックマスク制御回路を含み、第d($1 \le d \le M$ 、d は整数)のクロックマスク制御回路は、前記第dのシフトレジスタブロックから出力されたデータイネーブル信号に基づいて前記第dのクロックマスク制御回路は、前記第dのクロックマスク制御回路は、前記第dのクロックマスク制御回路は、前記第dのクロックマスク制御回路は、前記第dのクロックマスク制御回路は、前記第dのシフトレジスタブロックから出力されたデータイネーブル信号に基づいて前記第dのシフトレジスタブロックから出力されたデータイネーブル信号に基づいて前記第dのクロックマスク制御信号を生成することができる。

[0016]

本発明によれば、順次シフトされるデータイネーブル信号を用いてクロックマスク制御信号を生成することができるので、不要な電力消費を削減する表示駆動回路を簡素な回路構成で実現することができる。

[0017]

また本発明に係る表示駆動回路は、第f($1 \le f \le M+N$ 、fは正の整数)のシフトレジスタブロックは、所与のシフト信号が第1のレベルのとき、前記デー

タイネーブル信号を前記第1の方向にシフトすると共に、前記第1の方向にシフトされるデータイネーブル信号に基づいて第fの階調データを保持し、前記シフト信号が第2のレベルのとき、前記データイネーブル信号を前記第2の方向にシフトすると共に、前記第2の方向にシフトされるデータイネーブル信号に基づいて第fの階調データを保持し、前記第fのクロックマスク制御回路は、前記シフト信号のレベルに応じて、前記第fのクロックマスク制御信号を生成することができる。

[0018]

本発明によれば、実装状態に応じて最適な配線長を得ることができるシフト方向の制御が可能であって、かつ不要な電力消費を削減する表示駆動回路を提供することができる。

[0019]

また本発明は、階調データに基づいて表示装置の信号電極を駆動する表示駆動 回路であって、第1~第(M+N) (M、Nは正の整数)のシフトレジスタブロ ックに供給されシフトタイミングを規定するクロックの入力制御を行うクロック 入力制御回路と、第1~第(M+N)のシフトレジスタブロックへ供給されるク ロックに対してマスク制御を行った前記第1~第(M+N)のクロックを出力す る第1~第(M+N)のクロックマスク回路と、前記クロック入力制御回路を基 準に第1の方向側の領域に配置され、第1~第Mの階調データを保持する第1~ 第Mのシフトレジスタブロックと、前記クロック入力制御回路を基準に前記第1 の方向と反対の第2の方向側の領域に配置され、第(M+1)~第(M+N)の 階調データを保持する第(M+1)~第(M+N)のシフトレジスタブロックと 、前記第1~第(M+N)のシフトレジスタブロックに保持された階調データに 対応した駆動電圧を用いて信号電極を駆動する信号電極駆動回路とを含み、前記 第1~第Mのシフトレジスタブロックは、第1のシフトレジスタブロックに入力 される所与のデータイネーブル信号を前記第1~第Mのクロックに基づいてシフ トして前記第2の方向に隣接するシフトレジスタブロックに出力すると共に、該 データイネーブル信号に基づいて第1~第Mの階調データを保持し、前記第(M +1)~第(M+N)のシフトレジスタブロックは、第(M+1)のシフトレジ

スタブロックに入力される前記第Mのシフトレジスタからのデータイネーブル信号を前記第(M+1)~第(M+N)のクロックに基づいてシフトして前記第2の方向に隣接するシフトレジスタブロックに出力すると共に、該データイネーブル信号に基づいて第(M+1)~第(M+N)の階調データを保持し、前記第1~第Mのクロックマスク回路は、前記第2の方向に沿って第1~第Mのクロックマスク回路の順に接続され、前記第1~第Mのクロックマスク回路の順に前記第1~第Mのクロックのマスクを非解除状態に設定し、前記第(M+1)~第(M+N)のクロックマスク回路は、前記第2の方向に沿って第(M+1)~第(M+N)のクロックマスク回路の順に接続され、前記第(M+1)~第(M+N)のクロックマスク回路の順に接続され、前記第(M+1)~第(M+N)のクロックマスク回路の順に前記第(M+1)~第(M+N)のクロックマスク回路の順に前記第(M+1)~第(M+N)のクロックマスク

[0020]

本発明においては、クロック入力制御回路により入力制御が行われるクロック が各シフト'レジスタブロックに供給される。

[0021]

この場合に、クロック入力制御回路を基準として第1の方向側の領域に第2の方向に沿って順に接続された第1~第Mのクロックマスク回路を、第1~第Mのクロックマスク回路の順にマスクを非解除状態に設定しながら、第1~第Mのシフトレジスタブロックは、供給されるクロックに基づき第2の方向にシフトされるデータイネーブル信号に基づいて第1~第Mの階調データを保持する。これにより、既に階調データを取り込んだシフトレジスタブロックに対するクロックの不要な駆動を回避することができる。すなわち、階調データの供給に必要なタイミングのみクロックを供給すればよいので不要な電力消費を削減することができる。

[0022]

一方、クロック入力制御回路を基準として第2の方向側の領域に第2の方向に沿って順に接続された第 (M+1) ~第 (M+N) のクロックマスク回路を、第 (M+1) ~第 (M+N) のクロックマスク回路の順にマスクを解除状態に設定することにより、第 (M+1) ~第 (M+N) のシフトレジスタブロックは、供

給されるクロックに基づき第2の方向にシフトされるデータイネーブル信号に基づいて第(M+1)~第(M+N)の階調データを保持する。これにより、これから階調データを取り込むシフトレジスタブロックに対してのみ、順次クロックを駆動していくことができる。すなわち、階調データの供給に必要なタイミングのみクロックを供給すればよいので不要な電力を削減することができる。

[0023]

また本発明は、階調データに基づいて表示装置の信号電極を駆動する表示駆動 回路であって、第1~第M(Mは正の整数)のシフトレジスタブロックに供給さ れる階調データの入力制御を行うデータ入力制御回路と、前記第1~第Mのシフ トレジスタブロックへ供給される階調データに対してマスク制御を行った第1~ 第Mの階調データを出力する第1~第Mのデータマスク回路と、前記データ入力 制御回路を基準に第1の方向側の領域に配置され、前記第1~第Mの階調データ を保持する第1~第Mのシフトレジスタブロックと、前記第1~第Mのシフトレ ジスタブロックに保持された階調データに対応した駆動電圧を用いて信号電極を 駆動する信号電極駆動回路とを含み、前記第1~第Mのシフトレジスタブロック は、第1のシフトレジスタブロックに入力される所与のデータイネーブル信号を シフトして前記第1の方向と反対の第2の方向に隣接するシフトレジスタブロッ クに出力すると共に、前記第1~第Mのデータマスク回路によりマスク制御され た第1~第Mの階調データを該データイネーブル信号に基づいて保持し、前記第 1~第Mのデータマスク回路は、前記第2の方向に沿って第1~第Mのデータマ スク回路の順に接続され、前記第1~第Mのデータマスク回路の順に前記第1~ 第Mの階調データのマスクを非解除状態に設定する表示駆動回路に関係する。

[0024]

本発明においては、データ入力制御回路を基準として第1の方向側の領域に第2の方向に沿って順に接続された第1~第Mのデータマスク回路を、第1~第Mのデータマスク回路の順にマスクを非解除状態に設定しながら、第1~第Mのシフトレジスタブロックは、第2の方向にシフトされるデータイネーブル信号に基づいて第1~第Mの階調データを保持する。これにより、既に階調データを取り込んだシフトレジスタブロックに対する階調データの不要な駆動を回避すること

ができる。すなわち、階調データの供給に必要なタイミングのみ、階調データが 供給されるバスを駆動すればよいので不要な電力消費を削減することができる。

[0025]

また本発明は、階調データに基づいて表示装置の信号電極を駆動する表示駆動 回路であって、第1~第N(Nは正の整数)のシフトレジスタブロックに供給さ れる階調データの入力制御を行うデータ入力制御回路と、前記第1~第Nのシフ トレジスタブロックへ供給される階調データに対してマスク制御を行った第1~ 第Nの階調データを出力する第1~第Nのデータマスク回路と、前記データ入力 制御回路を基準に第2の方向側の領域に配置され、第1~第Nの階調データを保 持する第1~第Nのシフトレジスタブロックと、前記第1~第Nのシフトレジス タブロックに保持された階調データに対応した駆動電圧を用いて信号電極を駆動 する信号電極駆動回路とを含み、前記第1~第Nのシフトレジスタブロックは、 第1のシフトレジスタブロックに入力される所与のデータイネーブル信号をシフ トして前記第2の方向に隣接するシフトレジスタブロックに出力すると共に、前 記第1~第Nのデータマスク回路によりマスク制御された第1~第Nの階調デー タを該データイネーブル信号に基づいて保持し、前記第1~第Nのデータマスク 回路は、前記第2の方向に沿って第1~第Nのデータマスク回路の順に接続され 、前記第1~第Nのデータマスク回路の順に前記第1~第Nの階調データのマス クを解除状態に設定する表示駆動回路に関係する。

[0026]

本発明においては、データ入力制御回路を基準として第2の方向側の領域に第2の方向に沿って順に接続された第1~第Nのデータマスク回路を、第1~第Nのデータマスク回路の順にマスクを解除状態に設定することにより、第1~第Nのシフトレジスタブロックは、第2の方向にシフトされるデータイネーブル信号に基づいて第1~第Nの階調データを保持する。これにより、これから階調データを取り込むシフトレジスタブロックに対してのみ、順次階調データを駆動していくことができる。すなわち、階調データの供給に必要なタイミングのみ、階調データが供給されるバスを駆動すればよいので不要な電力消費を削減することができる。

[0027]

また本発明は、階調データに基づいて表示装置の信号電極を駆動する表示駆動 回路であって、第1~第M(Mは正の整数)のシフトレジスタブロックに供給さ れシフトタイミングを規定するクロックの入力制御を行うクロック入力制御回路 と、前記第1~第Mのシフトレジスタブロックへ供給されるクロックに対してマ スク制御を行った第1~第Mのクロックを出力する第1~第Mのクロックマスク 回路と、前記クロック入力制御回路を基準に第1の方向側の領域に配置され、第 1~第Mの階調データを保持する第1~第Mのシフトレジスタブロックと、前記 第1~第Mのシフトレジスタブロックに保持された階調データに対応した駆動電 圧を用いて信号電極を駆動する信号電極駆動回路とを含み、前記第1~第Mのシ フトレジスタブロックは、第1のシフトレジスタブロックに入力される所与のデ ータイネーブル信号を前記第1~第Mのクロックに基づいてシフトして該第1の 方向と反対の第2の方向に隣接するシフトレジスタブロックに出力すると共に、 該データイネーブル信号に基づいて第1~第Mの階調データを保持し、前記第1 ~第Mのクロックマスク回路は、前記第2の方向に沿って第1~第Mのクロック マスク回路の順に接続され、前記第1~第Mのクロックマスク回路の順に前記第 1~第Mのクロックのマスクを非解除状態に設定する表示駆動回路に関係する。

[0028]

本発明においては、クロック入力制御回路を基準として第1の方向側の領域に第2の方向に沿って順に接続された第1~第Mのクロックマスク回路を、第1~第Mのクロックマスク回路の順にマスクを非解除状態に設定しながら、第1~第Mのシフトレジスタブロックは、供給されるクロックに基づき第2の方向にシフトされるデータイネーブル信号に基づいて第1~第Mの階調データを保持する。これにより、既に階調データを取り込んだシフトレジスタブロックに対するクロックの不要な駆動を回避することができる。すなわち、階調データの供給に必要なタイミングに対応してクロックを供給すればよいので不要な電力消費を削減することができる。

[0029]

また本発明は、階調データに基づいて表示装置の信号電極を駆動する表示駆動

回路であって、第1~第N(Nは正の整数)のシフトレジスタブロックに供給されシフトタイミングを規定するクロックの入力制御を行うクロック入力制御回路と、前記第1~第Nのシフトレジスタブロックへ供給されるクロックに対してマスク制御を行った前記第1~第Nのクロックを出力する第1~第Nのクロックマスク回路と、前記クロック入力制御回路を基準に第2の方向側の領域に配置され、第1~第Nの階調データを保持する第1~第Nのシフトレジスタブロックと、前記第1~第Nのシフトレジスタブロックに保持された階調データに対応した駆動電圧を用いて信号電極を駆動する信号電極駆動回路とを含み、前記第1~第Nのシフトレジスタブロックに入力される所与のデータイネーブル信号を前記第1~第Nのクロックに基づいてシフトして前記第2の方向に隣接するシフトレジスタブロックに出力すると共に、該データイネーブル信号に基づいて第1~第Nの階調データを保持し、前記第1~第Nのクロックマスク回路は、前記第2の方向に沿って第1~第Nのクロックマスク回路の順に接続され、前記第1~第Nのクロックマスク回路の順に前記第1~第Nのクロックマスク回路の順に前記第1~第Nのクロックのマスクを解除状態に設定する表示駆動回路に関係する。

[0030]

本発明においては、クロック入力制御回路を基準として第2の方向側の領域に第2の方向に沿って順に接続された第1~第Nのクロックマスク回路を、第1~第Nのクロックマスク回路の順にマスクを解除状態に設定することにより、第1~第Nのシフトレジスタブロックは、供給されるクロックに基づき第2の方向にシフトされるデータイネーブル信号に基づいて第1~第Nの階調データを保持する。これにより、これから階調データを取り込むシフトレジスタブロックに対してのみ、順次クロックを駆動していくことができる。すなわち、階調データの供給に必要なタイミングに対応してクロックを供給すればよいので不要な電力消費を削減することができる。

[0031]

また本発明に係る表示装置は、互いに交差する複数の走査電極及び複数の信号 電極により特定される画素と、前記走査電極を走査駆動する走査電極駆動回路と 、階調データに基づいて、前記信号電極を駆動する上記いずれか記載の表示駆動 回路とを含むことができる。

[0032]

また本発明に係る表示装置は、互いに交差する複数の走査電極及び複数の信号 電極により特定される画素を含む表示パネルと、前記走査電極を走査駆動する走 査電極駆動回路と、階調データに基づいて、前記信号電極を駆動する上記いずれ か記載の表示駆動回路とを含むことができる。

[0033]

本発明によれば、大幅に低消費電力化を図る表示装置を提供することができる

[0034]

【発明の実施の形態】

以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。なお 、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不 当に限定するものではない。また以下で説明される構成の全てが本発明の必須構 成要件であるとは限らない。

[0035]

1. 液晶装置

図1に、液晶装置の構成の概要を示す。

[0036]

液晶装置(広義には、電気光学装置、表示装置) 10は、液晶パネル(広義には、表示パネル) 20を含む。

[0037]

液晶パネル 20 は、例えばガラス基板上に形成される。このガラス基板上には、 Y 方向に複数配列されそれぞれ X 方向に伸びる第 1 ~第 A (A は 2 以上の整数)の走査電極(ゲートライン) G_1 ~ G_A と、 X 方向に複数配列されそれぞれ Y 方向に伸びる第 1 ~ S_B (B は 2 以上の整数)の信号電極(ソースライン) S_1 ~ S_B とが配置されている。

[0038]

第 k (1 \leq k \leq A、 k は整数) の走査電極 G $_{k}$ と第 j (1 \leq j \leq B、 j は整数

)の信号電極 S_j との交差位置に対応して、画素(画素領域)が配置される。該画素は、TFT(広義には、画素スイッチ素子) 22_{jk} を含む。

[0039]

TFT22 $_{j\,k}$ のゲート電極は、第 $_k$ の走査電極 $_{k}$ に接続されている。TFT22 $_{j\,k}$ のソース電極は、第 $_{j}$ の信号電極 $_{j}$ に接続されている。TFT22 $_{j\,k}$ のドレイン電極は、液晶容量(広義には液晶素子)24 $_{j\,k}$ の画素電極26 $_{j\,k}$ に接続されている。

[0040]

液晶容量 24_{jk} においては、画素電極 26_{jk} に対向する対向電極 28_{jk} との間に液晶が封入されて形成され、これら電極間の印加電圧に応じて画素の透過率が変化するようになっている。対向電極 28_{jk} には、対向電極電圧 Vco mが供給される。

[0041]

液晶装置10は、信号ドライバ30を含むことができる。信号ドライバ30として、以下の実施形態における表示駆動回路を適用することができる。信号ドライバ30は、階調データに基づいて、液晶パネル20の第1~第Bの信号電極S $_1$ ~ S_B を駆動する。

[0042]

液晶装置 10 は、走査ドライバ 32 を含むことができる。走査ドライバ 32 は、一垂直走査期間内に、液晶パネル 20 の第 1 ~第 A の走査電極 G_1 ~ G_A を順次駆動する。

[0043]

液晶装置10は、電源回路34を含むことができる。電源回路34は、信号電極の駆動に必要な電圧を生成し、信号ドライバ30に対して供給する。また電源回路34は、走査電極の駆動に必要な電圧を生成し、走査ドライバ32に対して供給する。

[0044]

液晶装置10は、図示しないコモン電極駆動回路を含むことができる。コモン電極駆動回路は、電源回路34によって生成された対向電極電圧Vcomが供給

され、該対向電極電圧Vcomを液晶パネル20の対向電極に出力する。

[0045]

液晶装置10は、LCDコントローラ36を含むことができる。LCDコントローラ36は、図示しない中央処理装置(Central Processing Unit:以下、CPUと略す。)等のホストにより設定された内容にしたがって、信号ドライバ30、走査ドライバ32、電源回路34を制御する。例えば、LCDコントローラ36は、信号ドライバ30及び走査ドライバ32に対し、動作モードの設定、内部で生成した垂直同期信号や水平同期信号の供給を行い、電源回路34に対し、極性反転タイミングの制御を行う。

[0046]

また液晶装置 10 には、例えば図示しないホストから画素単位でRGB各色 6 ビットの計 18 ビットの階調データが順次入力される。信号ドライバ 30 は、該階調データをラッチして第 1 ~第 B の信号電極 S_1 ~ S_B を駆動する。

[0047]

なお、ここでは液晶装置10はTFT型液晶装置して説明したが、液晶装置1 0が単純マトリクス型液晶装置であってもよい。

[0048]

また図1では、液晶装置10に走査ドライバ32、電源回路34、コモン電極駆動回路又はLCDコントローラ36を含めて構成するようにしているが、これらのうち少なくとも1つを液晶装置10の外部に設けて構成するようにしてもよい。或いは、液晶装置10に、ホストを含めるように構成することも可能である

[0049]

また、少なくとも信号ドライバ30を、液晶パネル20のガラス基板上に形成することも可能である。すなわち、液晶パネル20の上述した画素が形成される画素形成領域と信号ドライバ30とが同一ガラス基板上に形成されるようにしてもよい。また、図2に示すように、走査ドライバ32を、信号ドライバ30と共に該ガラス基板上に設けてもよい。

[0050]

2. 信号ドライバ

次に、図1又は図2に示した信号ドライバ30について説明する。

[0051]

図3に、信号ドライバ30の構成の概要を示す。

[0052]

信号ドライバ30は、シフトレジスタ部40、ラインラッチ回路42、DAC 回路44、信号電極駆動回路46を含む。

[0053]

シフトレジスタ部40には、階調データDATAがシリアルに入力される。より具体的には、階調データDATAは、クロックCLKに同期してシフトするデータイネーブル信号EIOに基づいて取り込まれる。この結果、シフトレジスタ部40には、例えば一水平走査期間に対応する階調データが取り込まれる。

[0054]

図3においてシフトレジスタ部40に入力されるシフト信号SHLは、シフトレジスタのシフト方向を規定する信号である。すなわち、シフトレジスタ部40は、シフト信号SHLのレベルに応じてシフト方向が切り替えられるようになっている。したがって、信号ドライバ30の実装状態に応じて、信号ドライバ30と駆動対象となるLCDパネル20の信号電極との位置関係が変化する場合に、シフト信号SHLのレベルを変更することで、両者を接続する配線の長さを最適化することができる。またシフトレジスタ部40に入力されるリセット信号XRESは、内部の各回路を初期化する信号である。更に水平同期信号Hsyncは、水平走査タイミングを規定する信号である。例えば水平同期信号Hsyncを用いることで、水平走査周期で行われるシフトされるシフトレジスタ内の状態を初期化することができる。

[0055]

ラインラッチ回路42は、ラッチパルス信号LPにより、シフトレジスタ部40に取り込まれた階調データをラッチする。

[0056]

DAC (Digital-to-Analog Converter) 回路44は、ラインラッチ回路42

にラッチされた階調データに対応した駆動電圧を信号電極ごとに生成する。このようなDAC回路44は、例えば信号電極単位で、ラインラッチ回路42にラッチされた階調データを読み出し、多値の駆動電圧の中から階調データのデコード結果に対応する駆動電圧を選択する。

[0057]

信号電極駆動回路4.6は、第1~第Bの信号電極 S_1 ~ S_B それぞれに対応して、ボルテージフォロワ接続されたオペアンプ回路を含む。そして、各信号電極は、DAC回路4.4で生成された駆動電圧が入力される該オペアンプ回路により駆動される。

[0058]

ところで信号ドライバ30は、駆動すべき信号電極の数が多い。したがって、図4 (A)に示すように、信号ドライバ30の形状は信号電極の配列方向に長く、該配列方向と交差する方向に短くなることが一般的である。このような信号ドライバ30では、階調データを供給するための階調バスは信号ドライバ30の長辺方向に長くならざるを得ない。例えば各信号電極への配線長の差を小さくしたり、各種制御に必要な制御回路が中央部に設けられたりするため、図4 (B)に示すように信号ドライバ30の中央部付近から階調バスを各信号電極に向けて配線することが行われる。しかし、この場合でも信号電極数の増加により、信号ドライバの長辺方向に長くなる傾向は変わらない。

[0059]

このように負荷が重い階調バスの駆動には、電力消費が多く、携帯機器等に搭載される場合に問題となっている。また、高精細プロセス等によりパッドピッチや配線ピッチが狭くなったとしても、表示パネルの大きさは大きくなる傾向にあるため、階調バスの駆動に伴う電力消費を大幅に削減することができない。

[0060]

そこで信号ドライバ30に適用される表示駆動回路は、シリアルに入力される 階調データを階調バスに供給する場合に、不要な部分の駆動を行わないようにす ることで、無駄な電力消費を削減することができる。

[0061]

図5に、信号ドライバに適用される表示駆動回路のシフトレジスタ部の構成の 概要を示す。

[0062]

なおここでは、各回路の接続関係に加えて、レイアウト配置も模式的に示している。すなわち図5では、シフトレジスタ部40は、信号電極の配列方向である信号ドライバの長辺方向に沿って形成されている状態を示している。

[0063]

シフトレジスタ部40は、複数画素単位に分割されたシフトレジスタ(Shift Register:以下、SRと略す。)ブロックBLK $_1$ ~BLK $_{M+N}$ (M、Nは正の整数)を含む。以下では説明を簡略化するために、シフトレジスタ部40の各 SRブロックは4画素単位に分割されているものとし、シフトレジスタ部40は SRブロックBLK $_1$ ~BLK $_8$ (すなわちM=N=4)を含むものとする。例 えばSRブロックBLK $_1$ は、1画素当たり18ビットからなる階調データ(例 えば DO_1)を4画素分(DO_1 ~D O_1 0)ラッチして出力することを意味している。

[0064]

シフトレジスタ部40に取り込まれる階調データは、データ入力制御回路50により入力制御される。データ入力制御回路50は、一水平走査期間が開始されると、例えば画素単位でシリアルに入力される階調データをSRブロックBLK1~BLK8に順次供給し、一水平走査期間分の階調データの取り込みが終了するとSRブロックBLK1~BLK8への階調データの出力を固定して無駄な電力消費を抑える。このようなデータ入力制御回路50は、信号ドライバ30の長辺方向について、ほぼ中央部に配置される。

[0065]

すなわち、SRブロック $BLK_1 \sim BLK_4$ (すなわちM=4)は、データ入力制御回路 50を基準として右(広義には第1の方向)側の領域に配置されている。SRブロック $BLK_5 \sim BLK_8$ (すなわちN=4)は、データ入力制御回路 50を基準として左(広義には第1の方向と反対の第2の方向)側の領域に配置されている。

[0066]

信号ドライバ30の長辺方向について、ほぼ中央部から入力されたデータイネーブル信号EIOは、データイネーブル信号EIO0 としてSRブロックBLK1 に入力される。

[0067]

SRブロックBLK $_i$ (1 \leq $_i$ \leq $_8$) は、データイネーブル信号EIO $_{i-1}$ (第($_i$ $_{-1}$) のデータイネーブル信号)をクロックCLKに同期してシフトし、左方向に隣接して配置されたSRブロックBLK $_{i+1}$ に出力する。SRブロックBLK $_{i}$ からシフト出力されるデータイネーブル信号は、データイネーブル信号 に関う (第 $_i$ のデータイネーブル信号)として出力される。

[0068]

SRブロックBLK $_1$ は、第 $_1$ のデータイネーブル信号EIO $_1$ 及び内部で第 $_1$ のデータイネーブル信号EIO $_1$ がシフトされたデータイネーブル信号に基づいて第 $_1$ の階調データDATA $_1$ をラッチする。例えばSRブロックBLK $_1$ では、クロックCLKに同期して第 $_1$ のデータイネーブル信号EIO $_2$ をシフトすると共に、各シフトタイミングに同期してシリアルに入力される第 $_1$ の階調データDATA $_1$ を各データイネーブル信号に基づいてラッチする。こうすることで、SRブロックBLK $_1$ は、4 画素分の階調データをラッチすることができる。なおSRブロックBLK $_1$ は、クロックCLKの次のタイミングで第 $_1$ のデータイネーブル信号EIO $_1$ をシフト出力することになる。

[0069]

なお、SRブロックBLK $_8$ からシフト出力された第8のデータイネーブル信号EIO $_8$ は、データ入力制御回路 $_5$ 0に入力される。こうすることでデータ入力制御回路 $_5$ 0は、第0のデータイネーブル信号EIO $_0$ に同期してSRブロックBLK $_1$ に第1の階調データDATA $_1$ を出力させて階調データの供給を開始し、第8のデータイネーブル信号EIO $_8$ に基づいて階調データの供給を終了させることができる。したがって、SRブロックBLK $_1$ $_2$ BLK $_8$ に取り込まれる第1~第8の階調データDATA $_1$ $_2$ DATA $_8$ が入力されるときの階調データを出力し、それ以外の階調データの取り込みが行われない期間では階調データ

の出力を固定することで、階調データの不要な駆動を削除し、電力消費を削減す ることができる。

[0070]

またシフトレジスタ部40は、SRブロックBLK $_1$ ~BLK $_8$ それぞれに対応して第 $_1$ ~第 $_8$ のデータマスク回路 $_5$ 2 $_1$ ~ $_5$ 2 $_8$ を含む。第 $_1$ ~第 $_4$ のデータマスク回路 $_5$ 2 $_1$ ~ $_5$ 2 $_4$ は、データ入力制御回路 $_5$ 0を基準として右側の領域に、右方向に第 $_4$ のデータマスク回路 $_5$ 2 $_4$ 、第 $_3$ のデータマスク回路 $_5$ 2 $_3$ 、・・・、第 $_1$ のデータマスク回路 $_5$ 2 $_1$ の順に接続されて配置されている。すなわち、第 $_4$ のデータマスク回路 $_5$ 2 $_4$ が出力する第 $_4$ の階調データDATA $_4$ は、第 $_3$ のデータマスク回路 $_5$ 2 $_3$ に入力される。第 $_3$ のデータマスク回路 $_5$ 2 $_3$ に入力される。第 $_3$ のでデータマスク回路 $_5$ 2 $_2$ に入力される。第 $_2$ のデータマスク回路 $_5$ 2 $_2$ に入力される。第 $_3$ のデータマスク回路 $_5$ 2 $_2$ に入力される。第 $_4$ 0のデータマスク回路 $_5$ 2 $_3$ に入力される。第 $_4$ 0のデータマスク回路 $_5$ 2 $_4$ 1に入力される。

[0071]

また第5~第8のデータマスク回路52 $_5$ ~52 $_8$ は、データ入力制御回路50を基準として左側の領域に、左方向に第5のデータマスク回路52 $_5$ 、第6のデータマスク回路52 $_6$ 、・・・、第8のデータマスク回路52 $_8$ の順に接続されて配置されている。すなわち、第5のデータマスク回路52 $_5$ が出力する第5の階調データDATA $_5$ は、第6のデータマスク回路52 $_6$ に入力される。第6のデータマスク回路52 $_6$ が出力する第6の階調データDATA $_6$ は、第7のデータマスク回路52 $_7$ に入力される。第7のデータマスク回路52 $_7$ が出力する第7の階調データDATA $_7$ は、第8のデータマスク回路52 $_8$ に入力される。

[0072]

第 $1\sim$ 第8のデータマスク回路52 $_1\sim$ 528は、SRブロックBLK $_1\sim$ BLK $_1\sim$ BLK $_8$ に供給される階調データに対してマスク制御を行った第 $1\sim$ 第8の階調データDATA $_1\sim$ DATA $_8$ を出力する。ここで階調データに対するマスク制御とは、当該データマスク回路からの出力を固定する制御を行うことをいう。このようなマスク制御において、マスクの解除状態ではデータマスク回路からは入力された階調データがそのまま出力され、マスクの非解除状態ではデータマスク回

路からの出力が論理レベル「H」又は「L」等に固定される。

[0073]

図 5 において、データ入力制御回路 5 0 から出力された階調データ(第 0 の階調データ D A T A $_0$)は、第 4 のデータマスク回路 5 2 $_4$ に入力される。第 4 のデータマスク回路 5 2 $_4$ は、第 0 の階調データ D A T A 0 に対してマスク制御を行って第 4 の階調データ D A T A $_4$ を出力する。第 4 の階調データ D A T A $_4$ は、S R ブロック B L K $_4$ と第 3 のデータマスク回路 5 2 $_3$ とに入力される。第 4 の階調データ D A T A $_4$ が S R ブロック B L K $_4$ に入力された場合、第 3 のデータイネーブル信号 E I O $_3$ がシフト出力されているときに該階調データがラッチされる。一方、第 3 のデータマスク回路 5 2 $_3$ は、第 4 の階調データ D A T A $_4$ に対してマスク制御を行って第 3 の階調データ D A T A $_3$ を生成する。第 3 の階調データ D A T A $_3$ は、S R ブロック B L K $_3$ と第 2 のデータマスク回路 5 2 $_2$ とに入力される。

[0074]

したがって、第4及び第3のデータマスク回路 52_4 、 52_3 のマスク制御タイミングを工夫することで、データ入力制御回路 50を介してシリアルに入力される SR ブロック BLK_3 への階調データを、第3のデータマスク回路 52_3 から第3の階調データ $DATA_3$ として供給することができる。

[0075]

第2及び第1のデータマスク回路52 $_2$ 、52 $_1$ についても同様である。ただし、第1のデータマスク回路52 $_1$ で生成された第1の階調データDATA $_1$ は、SRブロックBLK $_1$ にのみ供給される。

[0076]

図 5 において、データ入力制御回路 5 のから出力された階調データ(第 0 の階調データDATA $_0$)は、第 5 のデータマスク回路 5 2 $_5$ に入力される。第 5 のデータマスク回路 5 2 $_5$ は、第 0 の階調データDATA $_0$ に対してマスク制御を行って第 5 の階調データDATA $_5$ を出力する。第 5 の階調データDATA $_5$ は、SRブロックBLK $_5$ と第 6 のデータマスク回路 5 2 $_6$ とに入力される。第 5 の階調データDATA $_5$ がSRブロックBLK $_5$ に入力された場合、第 4 のデー

タイネーブル信号 EIO_4 がシフト出力されているときに該階調データがラッチされる。一方、第6のデータマスク回路 52_6 は、第5の階調データDATA $_5$ に対してマスク制御を行って第6の階調データDATA $_6$ を生成する。第6の階調データDATA $_6$ は、SRブロックBLK $_6$ と第7のデータマスク回路 52_7 とに入力される。

[0077]

第7及び第8のデータマスク回路 52_7 、 52_8 についても同様である。ただし、第8のデータマスク回路 52_8 で生成された第8の階調データDATA $_8$ は、SRブロックBLK $_8$ にのみ供給される。

[0078]

ところで、図5においては、データ入力制御回路50を基準とした右側の領域では、左方向にシフトされるデータイネーブル信号に基づいてラッチされる第1~第4の階調データは右方向に転送される。したがって、SRブロックBLK $_1$ ~BLK $_4$ については、データイネーブル信号のブロック単位のシフトタイミングに応じて、第1のデータマスク回路52 $_1$ 、第2のデータマスク回路52 $_2$ 、・・・、第4のデータマスク回路52 $_4$ の順にその出力である階調データのマスクを非解除状態にする(出力を固定する)ようにしている。これにより、階調データが供給される階調バスを、各SRブロックのシフトタイミングを考慮して順次不要となった部分を駆動しなくて済み、駆動に伴う無駄な電力消費を大幅に抑えることができる。

[0079]

 動に伴う無駄な電力消費を大幅に抑えることができる。

[0080]

なお、図5では階調データのマスク制御を行うことで低消費化を図るようにしていたが、信号電極の配列方向に配置され各SRブロックに共通に接続される制御信号やその他のバスについても同様のマスク制御を行うことで低消費化を図ることができる。

[0081]

以下では、構成についてより具体的に説明する。

[0082]

2.1 第1の実施形態

図6に、第1の実施形態における表示駆動回路のシフトレジスタ部の構成の概要を示す。

[0083]

なお図6に示すシフトレジスタ部と同一部分には同一符号を付し、適宜説明を 省略する。

[0084]

第1の実施形態における表示駆動回路は、図3に示す信号ドライバに適用する ことができる。この場合、図6のシフトレジスタ部は図3のシフトレジスタ部4 0に相当する。

[0085]

図 6 においては、第 1 ~第 8 のデータマスク回路 52_1 ~ 52_8 のそれぞれに対応して、第 1 ~第 8 のデータマスク制御回路 54_1 ~ 54_8 が設けられている。第 1 ~第 8 のデータマスク制御回路 54_1 ~ 54_8 は、第 1 ~第 8 のデータマスク制御信号 DM_1 ~ DM_8 を生成する。第 1 ~第 8 のデータマスク回路 52_1 ~ 52_8 は、第 1 ~第 8 のデータマスク制御信号 DM_1 ~ DM_8 に基づいて階調データのマスク制御を行って、第 1 ~第 8 の階調データ $DATA_1$ ~ $DATA_8$ を出力する。

[0086]

データ入力制御回路50を基準として右側の領域では、SRブロックを含む第

1の系の第1~第4の回路ブロックを形成することができる。またデータ入力制御回路50を基準とした左側の領域では、SRブロックを含む第2の系の第5~第8の回路ブロックを形成することができる。第1及び第2の系では、上述したようにマスク制御方法が異なり、データマスク制御信号の生成方法が異なる。

[0087]

2.1.1 第1の系

図7に、第1の実施形態における第1の系の回路ブロックの構成の概要を示す

[0088]

ここでは、第 a ($1 \le a \le M$ (= 4)、 a は整数)の回路ブロック6 0 a を示す。第 a の回路ブロックは、 S R ブロック B L K a 、第 a のデータマスク回路 5 2 a 、第 a のデータマスク制御回路 5 4 a を含む。

[0089]

第 a のデータマスク制御回路 5 4 a は、S R ブロック B L K a からシフト出力されたデータイネーブル信号 E I O a (第 a のデータイネーブル信号)に基づいて第 a のデータマスク制御信号 D M a を生成する。

[0090]

第 a のデータマスク回路 5 2 a は、第 a のデータマスク制御信号 DM a により、第(a + 1)の階調データ D A T A a + 1 に対しマスク制御を行った第 a の階調データ D A T A a を生成する。

[0091]

このような構成により、第1の系では、第1~第4のデータマスク回路 5 2 2 4 は、順次マスクの解除状態から非解除状態に設定することになる。

[0092]

このようにマスク制御された第aの階調データDATA $_a$ は、SRブロックBLK $_a$ において、第(a-1)のデータイネーブル信号EIO $_{a-1}$ をシフトしたタイミングでラッチされる。そして、SRブロックBLK $_a$ から4画素分の階調データが読み出され、ラインラッチにラッチされる。その後、ラッチされた階調データに対応した駆動電圧が生成され、信号電極駆動回路から出力される。

[0093]

2.1.2 第2の系

図8に、第1の実施形態における第2の系の回路ブロックの構成の概要を示す

[0094]

ここでは、第 b $(M+1 (=5) \le b \le M+N (=8)$ 、 b は整数)の回路ブロック 60_b を示す。第 b の回路ブロックは、 S R ブロック B L K $_b$ 、 第 b のデータマスク回路 52_b 、 第 b のデータマスク制御回路 54_b を含む。

[0095]

第 b のデータマスク制御回路 5.4_b は、SR ブロック B L K $_{b-1}$ からシフト 出力されたデータイネーブル信号 E I O $_{b-1}$ (第(b $_{-1}$)のデータイネーブル信号)に基づいて第 b のデータマスク制御信号 D M $_b$ を生成する。

[0096]

第 b のデータマスク回路 $5\ 2_b$ は、第 b のデータマスク制御信号 D M $_b$ により、第 (b -1) の階調データ D A T A $_b$ -1 に対しマスク制御を行った第 b の階調データ D A T A $_b$ を生成する。

[0097]

このような構成により、第2の系では、第5~第8のデータマスク回路52 $_5$ ~5 $_2$ 8は、前段の階調データに対して順次マスクを非解除状態から解除状態に設定することになる。

[0098]

このようにマスク制御された第bの階調データ $DATA_b$ は、SRブロック BLK_b において、第(b-1)のデータイネーブル信号 EIO_{b-1} をシフトしたタイミングでラッチされる。そして、SRブロック BLK_b から4 画素分の階調データが読み出され、ラインラッチにラッチされる。その後、ラッチされた階調データに対応した駆動電圧が生成され、信号電極駆動回路から出力される。

[0099]

2. 1. 3 タイミング例

図9に、図6に示した表示駆動回路の階調データの取り込みタイミングの一例

を示す。

[0100]

SRブロックBLK $_1$ ~BLK $_8$ には、第0~第7のデータイネーブル信号EIO $_0$ ~EIO $_7$ が入力される。各SRブロックでは、入力されたデータイネーブル信号をシフトし、隣接するSRブロックに順次データイネーブル信号を出力していく。各SRブロック内では、シフトされたデータイネーブル信号の立ち下がりエッジで、入力される階調データをラッチする。

[0101]

[0102]

一方、第5のデータマスク回路 52_5 は、マスクが非解除状態に設定されているため、その出力が論理レベル「L」に固定された状態となっており、第6のデータマスク回路 52_6 以降にデータ入力制御回路50からの階調データが供給されることはない。

[0103]

続くSRブロックBLK $_2$ に対応する階調データについては、第2のデータマスク回路 $_5$ $_2$ までは上述と同様である。第 $_1$ のデータマスク制御回路 $_5$ $_4$ $_1$ は、SRブロックBLK $_1$ からシフト出力された第 $_1$ のデータイネーブル信号EIO $_1$ に基づいて第 $_1$ のデータマスク制御信号DM $_1$ を生成する。そして、第 $_1$ のデータマスク回路 $_5$ $_2$ $_1$ は、次のデータイネーブル信号のシフトタイミング以降、第 $_1$ のデータマスク制御信号DM $_1$ を用いてその出力を論理レベル「L」に固定する。

[0104]

同様にして第3及び第4のデータマスク回路 52_3 、 52_4 は、順次その出力が論理レベル「L」に固定していく。

[0105]

この結果、図9に示すように、第1の系の第1~第4の階調データDATA $_1$ ~DATA $_4$ は、次のようになる。

[0106]

第1の階調データDATA $_1$ は、SRブロックBLK $_1$ に取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。第2の階調データDATA $_2$ は、SRブロックBLK $_1$ 、BLK $_2$ に取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。第3の階調データDATA $_3$ は、SRブロックBLK $_1$ ~BLK $_3$ に取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。第4の階調データDATA $_4$ は、SRブロックBLK $_1$ ~BLK $_4$ に取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。

[0107]

SRブロックBLK $_4$ から第4のデータイネーブル信号EIO $_4$ がシフト出力されると、第5のデータマスク制御回路 5 4 $_5$ において生成された第5のデータマスク制御信号DM $_5$ により、第5のデータマスク回路 5 2 $_5$ の出力のマスクが解除状態に設定される。このときデータ入力制御回路 5 0 からは、SRブロックBLK $_5$ に対応する階調データが入力される。したがって、SRブロックBLK $_5$ は、第5の階調データDATA $_5$ をラッチすることができる。しかし、この時点で第6のデータマスク回路 5 2 $_6$ の出力は、マスクが非解除状態のままである

[0108]

次に、SRブロックBLK $_5$ から第5のデータイネーブル信号EIO $_5$ がシフト出力されると、第6のデータマスク制御回路 54_6 において生成された第6のデータマスク制御信号DM $_6$ により、第6のデータマスク回路 52_6 の出力のマスクが解除状態に設定される。このときデータ入力制御回路50からは、解除状

態のままに設定された第5のデータマスク回路 52_5 を介してSRブロックBLK $_6$ に対応する階調データが入力される。したがって、SRブロックBLK $_6$ は、第6の階調データDATA $_6$ をラッチすることができる。しかし、この時点で第7のデータマスク回路 52_7 の出力は、マスクが非解除状態のままである。

[0109]

同様にして、SRブロックBLK $_7$ 、BLK $_8$ では、順次第7及び第8の階調データDATA $_7$ 、DATA $_8$ がラッチされる。

[0110]

この結果、図9に示すように、第2の系の第5~第8の階調データDATA $_5$ ~DATA $_8$ は、次のようになる。

[0111]

第8の階調データDATA $_8$ は、SRブロックBLK $_8$ に取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。第7の階調データDATA $_7$ は、SRブロックBLK $_7$ 、BLK $_8$ に取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。第6の階調データDATA $_6$ は、SRブロックBLK $_6$ \sim BLK $_8$ に取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。第5の階調データDATA $_5$ は、SRブロックBLK $_5$ \sim BLK $_8$ に取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。

[0112]

2.1.4 比較例

ここで、比較例を挙げ、上述した第1の実施形態の効果を説明する。

[0113]

図10(A)に、比較例におけるシフトレジスタ部の構成の一例を示す。

[0114]

比較例におけるシフトレジスタ部70では、データイネーブル信号EIOをシフトし、シフトされたデータイネーブル信号に基づいて、各フリップフロップに 共通に接続された階調バス上の階調データを順次取り込んでいく。

[0115]

図10(B)に、比較例におけるシフトレジスタ部の動作タイミングの一例を示す。

[0116]

階調バス上には、画素単位で階調データがシリアルに供給される。したがって、各フリップフロップは、データイネーブル信号EIOがシフトするたびに、順次階調バス上の階調データを取り込んでいくことになる。

[0117]

ところで、図10(A)に示すように、階調バスはシフトレジスタ部70の各フリップフロップに共通に接続されている。そのため、一水平走査周期分の階調データをラッチし終わるまで、階調バスは、保持すべき階調データの値に応じて論理レベル「H」、「L」の駆動を繰り返すことになる。すなわち、1画素目の階調データのラッチが終了すると、1画素目のフリップフロップに接続される階調バスへの駆動は不要であるにも関わらず、1水平走査期間分の最終画素の階調データのラッチが終了するまで駆動されることになる。

[0118]

これに対して、第1の実施形態では、図9に示すように、第1の系では不要になった部分の駆動を行うことなく、第2の系では必要になった部分から駆動を開始していくことで、階調バスの駆動に伴う無駄な電力消費を大幅に削減することができる。

[0119]

2.1.5 詳細な回路構成例

図11に、第1の実施形態における表示駆動回路のシフトレジスタ部の詳細な構成例の全体ブロック図を示す。

[0120]

[0121]

シフトレジスタ部90には、シフト信号SHLが入力され、第 $1\sim$ 第8の回路ブロック60 $_1\sim$ 60 $_8$ に供給されている。第 $1\sim$ 第8の回路ブロック60 $_1\sim$ 60 $_8$ は、シフト信号SHLの論理レベルに応じて、シフト方向を第1又は第2の方向に切り替えられるようになっている。

[0122]

シフトレジスタ部 9 0 に入力される水平同期信号 H s y n c に基づき、第 1 \sim 8 8 の回路ブロック 6 0 1 \sim 6 0 8 のフリップフロップの初期化が行われる。また、シフトレジスタ部 9 0 に入力されるリセット信号 X R E S に基づき、第 1 \sim 8 の回路ブロック 6 0 1 \sim 6 0 8 の内部状態が初期化される。

[0123]

シフトレジスタ部90に入力される階調データは、データ入力制御回路50によりその出力が制御される。データ入力制御回路50は、データ端子Dが電源電位に接続されたフリップフロップを有し、反転出力端子XQにより階調データATAの出力が制御される。このフリップフロップは、シフト信号SHLに応じてデータイネーブル信号 EIO_8 又はデータイネーブル信号 EIO_8 に基づいてデータ端子Dのレベルをラッチする。

[0124]

ここで、第8のデータイネーブル信号 EIO_8 は、第1の回路ブロック $6O_1$ に入力された第0のデータイネーブル信号 EIO_0 がシフトされて第8の回路ブロック $6O_8$ からシフト出力されたものである。また、データイネーブル信号 EIO_8 は、第8の回路ブロック $6O_8$ に入力されたデータイネーブル信号 EIO_0 がシフトされて第1の回路ブロック $6O_1$ からシフト出力されたものである。第 $1\sim$ 第8の回路ブロック $6O_1\sim 6O_8$ は、シフト信号SHLが第1のレベルのときデータイネーブル信号を第1の方向にシフトし、第2のレベルのときデータイネーブル信号を第1の方向にシフトし、第2のレベルのときデータイネーブル信号を第2の方向にシフトするようになっている。

[0125]

図12に、第1の回路ブロックに含まれるSRブロックの回路構成の一例を示す。

[0126]

第1~第8の回路ブロック60 $_1$ ~60 $_8$ に含まれるSRブロックは、全て同一構成とすることができる。実際には1画素当たり18ビットで構成されるが、図12では画素単位に回路を簡素化して示している。

[0127]

SRブロック100は、画素単位に設けられた階調データ保持部 $102_0\sim 102_3$ を含む。階調データ保持部 102_i ($0\leq i\leq 3$ 、iは整数) は、ラッチ回路 104_{i-1} 、 104_{i-2} 、 106_{i-1} 、 106_{i-2} を含む。各ラッチ回路は、C端子に入力された信号の論理レベルが「H」の期間、D端子から入力された信号をM端子から出力させて、C端子に入力された信号の論理レベルが「L」に変化した時点のD端子の論理レベルを保持するレベルラッチ回路である

[0128]

階調データ保持部 102_i では、ラッチ回路 104_{i-1} のM端子とラッチ回路 104_{i-2} のD端子とが接続される。そして、ラッチ回路 104_{i-1} のM 端子がセレクタ回路 108_i の一方の入力端子に入力される。

[0129]

[0130]

また階調データ保持部 102_i では、ラッチ回路 106_{i-1} のM端子とラッチ回路 106_{i-2} のD端子とが接続される。そして、ラッチ回路 106_{i-1} のM端子がセレクタ回路 108_i の他方の入力端子に入力される。

[0131]

入力端子EI2から階調データ保持部 102_3 のラッチ回路 106_{3-1} のD端子に入力されたデータイネーブル信号は、図12に示すように、クロックCLKの半周期ごとに各ラッチ回路で保持され、最終的に階調データ保持部 102_0 のラッチ回路 106_{0-2} のM端子から出力される。

[0132]

セレクタ回路 $108_0 \sim 108_3$ は、シフト信号 S H L の論理レベルが「H」のときラッチ回路 $106_{0-1} \sim 106_{3-1}$ のM端子からの出力を選択し、シフト信号 S H L の論理レベルが「L」のときラッチ回路 $104_{0-1} \sim 104_3$ -1 のM端子からの出力を選択する。セレクタ回路 $108_0 \sim 108_3$ の出力は、階調データラッチ回路 $110_0 \sim 110_1$ のC端子に接続される。階調データラッチ回路 $110_0 \sim 110_1$ のD端子には階調データ DATAが供給される階調バスが接続され、そのM端子から保持された階調データ $110_0 \sim 110_1$ のD端子には階調データ $110_0 \sim 110_1$ のD端子には間景

[0133]

このようにSRブロックは、クロックCLKの半周期ごとに、データイネーブル信号をシフトし、シフトされたデータイネーブル信号に基づいて階調バス上の階調データを保持する。

[0134]

なお、第2の系における各回路ブロックのSRブロックでも、図12に示す構成と同様の構成で実現することができる。

[0135]

図13に、データマスク制御回路及びデータマスク回路の回路構成例を示す。

[0136]

ここでは第1の系の第2のデータマスク制御回路54 $_1$ と、第2のデータマスク回路52 $_2$ の構成例を示すが、第1の系の他のデータマスク制御回路、他のデータマスク回路、又は第2の系の場合でも同様の構成で実現することができる。

[0137]

フト信号XSHLに応じて位相を反転させて、第2のデータマスク制御信号DM2として出力される。

[0138]

第2のデータマスク回路 5 2 2 では、第3 の階調データDATA 3 と、第2 のデータマスク制御信号DM 2 との論理積をとり、第2 の階調データDATA 2 として出力させる。

[0139]

このように第2のデータマスク制御回路 5 4 2 は、シフト方向に応じてSRブロックBLK 2、BLK 3 のいずれかからシフト出力されたデータイネーブル信号によりフリップフロップFF 2 をセットし、当該水平走査期間においてそれ以降、第2のデータマスク回路 5 2 2 により第3 の階調データDATA 3 に対するマスクを非解除状態に設定することができる。

[0140]

図14に、第1の系の回路ブロックの動作タイミングの一例を示す。

[0141]

データイネーブル信号EIOが入力され、画素単位で順次階調データDATAが入力されると、データ入力制御回路 50 は第4 及び第5 の回路ブロック 60_4 、 60_5 に対して、第0 の階調データDATA $_0$ を出力する。

[0142]

第1~第4の回路ブロック60 $_1$ ~60 $_4$ に着目すると、例えばデータイネーブル信号EIOは第0のデータイネーブル信号EIO $_0$ として第1の回路ブロック60 $_1$ から第4の回路ブロック60 $_4$ の方向にシフトされる。したがって、第2のデータマスク回路52 $_1$ は、第1のデータイネーブル信号EIO $_1$ がシフト出力されるまで第1の階調データDATA $_1$ のマスクを解除状態にし、第1のデータイネーブル信号EIO $_1$ がシフト出力されると第1の階調データDATA $_1$ のマスクを非解除状態に設定する(T1)。

[0143]

同様に、第2の回路ブロック60 $_2$ の第2のデータマスク回路52 $_2$ は、第2のデータイネーブル信号EIO $_2$ がシフト出力されるまで第2の階調データDA

 TA_2 のマスクを解除状態にし、第2のデータイネーブル信号 EIO_2 がシフト出力されると第2の階調データDATA $_2$ のマスクを非解除状態に設定する(T2)。

[0144]

第 3 及び第 4 の回路ブロック 6 0 $_3$ 、 6 0 $_4$ でも同様に上述のマスク制御が行われる。このように第 $_1$ ~第 4 のデータマスク回路 $_2$ $_1$ ~ 5 $_2$ $_4$ は、第 $_1$ ~ 第 4 のデータイネーブル信号 $_1$ ~ $_2$ $_4$ $_4$ のマスクを解除状態にし、第 $_4$ ~ 第 4 の階調データ $_4$ 不 $_4$ ~ $_4$ のマスクを解除状態にし、第 $_4$ ~ 第 4 の データイネーブル信号 $_4$ 「 $_4$ で $_4$ のマスクを非解除状態に設定する($_4$ で $_4$ の $_4$ の

[0145]

図15に、第2の系の動作タイミングの一例を示す。

[0146]

データイネーブル信号EIOが入力され、画素単位で順次階調データDATAが入力されると、データ入力制御回路 5 0 は第 4 及び第 5 の回路ブロック 6 0 $_4$ 、 6 0 $_5$ に対して、第 0 の階調データDATA $_0$ を出力する。

[0147]

ここでは、第2の系の第5~第8の回路ブロック60 $_5$ ~60 $_8$ が、第4の回路ブロック60 $_4$ からシフト出力された第4のデータイネーブル信号 $_4$ を、第5の回路ブロック60 $_5$ から第8の回路ブロック60 $_4$ の方向にシフトする場合について説明する。

[0148]

第5のデータマスク回路 52_5 は、第4のデータイネーブル信号 EIO_4 がシフト出力されてから第0の階調データDATA $_0$ のマスクを解除状態にして第5の階調データDATA $_5$ を出力し、少なくとも第8のデータイネーブル信号 EIO_8 が出力されるまで(図15では一水平走査期間が終了するまで)マスクの解除状態を維持する(T5)。

[0149]

同様に、第6の回路ブロック60 $_6$ の第6のデータマスク回路52 $_6$ は、第5のデータイネーブル信号EIO $_5$ がシフト出力されてから、第5の階調データDATA $_6$ を出力し、少なくとも第8のデータイネーブル信号EIO $_8$ が出力されるまで(図15では一水平走査期間が終了するまで)マスクの解除状態を維持する(T6)。

[0150]

第7及び第8の回路ブロック 60_7 、 60_8 でも同様に上述のマスク制御が行われる。このように第5~第8のデータマスク回路 52_5 ~ 52_8 は、第4~第7のデータイネーブル信号 EIO_4 ~ EIO_7 がシフト出力されてから、第0の階調データDATA $_0$ 、第5~第7の階調データDATA $_5$ ~DATA $_8$ を出力し、少なくとも第8のデータイネーブル信号 EIO_8 が出力されるまで(図15では一水平走査期間が終了するまで)マスクの解除状態を維持する(T5~T8)。したがって、階調データの供給に必要なタイミングのみ、バスを駆動すればよいので不要な電力消費を大幅に削減することができる。

[0151]

またデータ入力制御回路 5 Oにより、一水平走査期間(1 H)の全期間にわたって階調データを駆動する必要がなくなる。すなわち、第8のデータイネーブル信号 E IO 8 がシフト出力されてから次の水平走査期間が開始されるまでの間、階調データを駆動する必要がなくなり、その分の電力消費を削減することができる。

[0152]

2.2 第2の実施形態

第1の実施形態では各SRブロックに供給される階調データについてマスク制御を行っていたが、これに限定されるものではない。第2の実施形態では各SRブロックに供給される階調データ及びクロックについてマスク制御を行うことができる。

[0153]

図16に、第2の実施形態における表示駆動回路のシフトレジスタ部の構成の 概要を示す。

[0154]

ただし、図6に示す第1の実施形態における表示駆動回路のシフトレジスタ部と同一の部分には同一符号を付し、適宜説明を省略する。この第2の実施形態における表示駆動回路は、図3に示す信号ドライバに適用することができる。この場合、図16のシフトレジスタ部は図3のシフトレジスタ部40に相当する。

[0155]

図16では、まず第1~第8のデータマスク回路52 $_1$ ~52 $_8$ のそれぞれに対応して、第1~第8のクロックマスク回路118 $_1$ ~118 $_8$ が設けられている。また、第1~第8のデータマスク回路52 $_1$ ~52 $_8$ のそれぞれに対応して、第1~第8のマスク制御回路120 $_1~<math>1$ 20 $_8$ が設けられている。

[0156]

第1~第8のマスク制御回路120 $_1$ ~120 $_8$ は、第1の実施形態における第1~第8のデータマスク制御回路54 $_1$ ~54 $_8$ と同様の機能を有し、かつ第1~第8のクロックマスク制御信号 CM_1 ~ CM_8 を生成することができるようになっている。第1~第8のクロックマスク回路11 8_1 ~11 8_8 は、第1~第8のクロックマスク制御信号 CM_1 ~ CM_8 に基づいてマスク制御を行った第1~第8のクロックCLK $_1$ ~ CLK_8 を生成する。

[0157]

また図6と同様に、第1~第8のクロックマスク回路118 $_1$ ~118 $_8$ は、クロック入力制御回路124を基準に右側に配置されるか、左側に配置されるかにより、マスク制御方法が異なり、クロックマスク制御信号の生成方法が異なる。したがって、クロックCLKのマスク制御についても、図7及び図8と同様に第1及び第2の系に分けて制御することができる。

[0158]

2. 2. 1 第1の系

図17に、第2の実施形態における第1の系の回路ブロックの構成の概要を示す。

[0159]

ただし、図7に示す第1の系の回路ブロック60 $_a$ (1 $\leq a \leq M$ (=4)、 $_a$ は整数)と同一部分には同一符号を付し適宜説明を省略する。

[0160]

第2の実施形態における第1の系の回路ブロック130 $_a$ が第1の実施形態における第1の系の回路ブロック60 $_a$ と異なる点は、第 $_a$ のクロックマスク制御回路132 $_a$ と、第 $_a$ のクロックマスク回路118 $_a$ とを含む点である。

[0161]

第 a の クロックマスク制御回路 1 3 2 a は、 S R ブロック B L K a からシフト 出力されたデータイネーブル信号 E I D a (第 a の データイネーブル信号)に基づいて第 a の クロックマスク制御信号 D a を生成する。

[0162]

[0163]

2.2.2 第2の系

図18に、第2の実施形態における第2の系の回路ブロックの構成の概要を示す。

[0164]

ただし、図8に示す第2の系の回路ブロック60 $_b$ (M+1(=5) \leq b \leq M+N(=8)、bは整数)と同一部分には同一符号を付し適宜説明を省略する。

[0165]

第2の実施形態における第2の系の回路ブロック130 $_b$ が第1の実施形態における第1の系の回路ブロック60 $_b$ と異なる点は、第 $_b$ のクロックマスク制御回路132 $_b$ と、第 $_b$ のクロックマスク回路118 $_b$ とを含む点である。

[0166]

第 b の クロックマスク制御回路 1 3 2 $_b$ は、 S R ブロック B L K $_{b-1}$ からシフト出力されたデータイネーブル信号 E I O $_{b-1}$ (第 (b-1) のデータイネ

ーブル信号)に基づいて第bのクロックマスク制御信号CM_bを生成する。

[0167]

第 b の クロックマスク回路 1 1 8 b は、第 b の クロックマスク制御信号 CM_b により、第(b - 1)の クロック CLK_{b-1} に対しマスク制御を行った第 b の クロック CLK_b を生成する。

[0168]

2. 2. 3 タイミング例

図19に、図16に示した表示駆動回路の階調データの取り込みタイミングの 一例を示す。

[0169]

ここで、データのマスク制御については図9と同様であるため説明を省略し、 クロックのマスク制御についてのみ説明する。

[0170]

SRブロックBLK $_1$ ~BLK $_8$ には、第0~第7のデータイネーブル信号EIO $_0$ ~EIO $_7$ が入力される。各SRブロックでは、入力されたデータイネーブル信号をシフトし、隣接するSRブロックに順次データイネーブル信号を出力していく。各SRブロック内では、シフトされたデータイネーブル信号の立ち下がりエッジで、入力される階調データをラッチする。

[0171]

[0172]

 出力されたクロックは、第1のクロックCLK $_1$ としてSRブロックBLK $_1$ に出力される。SRブロックBLK $_1$ では、第1のクロックCLK $_1$ に同期して第0のデータイネーブル信号EIO $_0$ をシフトし、階調データを取り込む。

[0173]

一方、第5のクロックマスク回路118 $_5$ は、マスクが非解除状態に設定されており、その出力が論理レベル「L」に固定された状態となっている。したがって、第6のクロックマスク回路118 $_6$ 以降にクロック入力制御回路124 $_6$ 00クロックが供給されることはない。

[0174]

続くSRブロックBLK $_2$ に対応するクロックについては、第2のクロックマスク回路 $_1$ 1 8 $_2$ までは上述と同様である。第1のマスク制御回路 $_1$ 2 0 $_1$ は、SRブロックBLK $_1$ からシフト出力された第1のデータイネーブル信号EIO $_1$ に基づいて第1のデータマスク制御信号DM $_1$ の他に第1のクロックマスク制御信号CM $_1$ を生成する。そして、第1のクロックマスク回路 $_1$ 1 8 $_1$ は、次のデータイネーブル信号のシフトタイミング以降、第1のクロックマスク制御信号 CM $_1$ を用いてその出力が論理レベル「L」に固定する。

[0175]

同様にして第3及び第4のクロックマスク回路 118_3 、 118_4 は、順次その出力を論理レベル「L」に固定していく。

[0176]

この結果、図19に示すように、第1の系の第1~第4のクロックСLK $_1$ ~ СLK $_4$ は、次のようになる。

[0177]

第1のクロックCLK $_1$ は、SRブロックBLK $_1$ に取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。第2のクロックCLK $_2$ は、SRブロックBLK $_1$ 、BLK $_2$ に取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。第3のクロックCLK $_3$ は、SRブロックBLK $_1$ ~BLK $_3$ に取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。第4のクロックCLK $_4$ は、

SRブロック $BLK_1 \sim BLK_4$ に取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。

[0178]

SRブロックBLK $_4$ から第4のデータイネーブル信号EIO $_4$ がシフト出力されると、第5のマスク制御回路 $_1$ 20 $_5$ において生成された第5のクロックマスク制御信号CM $_5$ により、第5のクロックマスク回路 $_1$ $_1$ $_8$ $_5$ の出力のマスクを解除状態に設定される。したがって、SRブロックBLK $_5$ は、マスクが解除されて出力された第5のクロックCLK $_5$ に基づいてシフトしたデータイネーブル信号により、第5の階調データDATA $_5$ をラッチすることができる。しかし、この時点で第6のクロックマスク回路 $_1$ $_1$ $_8$ の出力は、マスクが非解除状態のままである。

[0179]

[0180]

同様にして、SRブロックBLK $_7$ 、BLK $_8$ では、第7及び第8のクロック CLK $_7$ 、CLK $_8$ に基づき、順次第7及び第8の階調データDATA $_7$ 、DATA $_8$ がラッチされる。

[0181]

この結果、図19に示すように、第2の系の第5~第8のクロックCLK $_5$ $^{\circ}$ CLK $_8$ は、次のようになる。

[0182]

第8のクロック CLK_8 は、SRブロック BLK_8 に階調データが取り込まれ

るまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。第7のクロックCLK7は、SRブロックBLK7、BLK8に階調データが取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。第6のクロックCLK6は、SRブロックBLK6~BLK8に階調データが取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。第5のクロックCLK5は、SRブロックBLK5~BLK8に階調データが取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。

[0183]

2. 2. 4 詳細な回路構成例

図20に、第2実施形態における表示駆動回路のシフトレジスタ部の詳細な構成例の全体ブロック図を示す。

[0184]

ただし、図11に示す第1の実施形態における表示駆動回路のシフトレジスタ 部90と同一部分には同一符号を付し、適宜説明を省略する。

[0185]

シフトレジスタ部 140は、図 3に示したシフトレジスタ部 40に相当する。 このシフトレジスタ部 140は、図 17に示した構成の第 1の系の第 1~第 4の回路ブロック 130_1 ~ 130_4 と、図 18に示した構成の第 2の系の第 5~第 8の回路ブロック 130_5 ~ 130_8 とを含む。

[0186]

クロック入力制御回路124は、データ端子Dが電源電位に接続されたフリップフロップの反転出力端子XQからの信号により、クロックCLKの入力制御が行われる。

[0187]

図21に、データマスク制御回路、データマスク回路、クロック制御回路及び クロックマスク回路の回路構成例を示す。

[0188]

ここでは第1の系の第2のデータマスク制御回路542、第2のデータマスク

回路 $5\ 2_2$ 、第 2 のクロックマスク制御回路 $1\ 3\ 2_2$ 及び第 2 のクロックマスク回路 $1\ 1\ 8_2$ の構成例を示す。第 2 のマスク制御回路 $1\ 2\ 0_2$ は、第 2 のデータマスク制御回路 $5\ 4_2$ と、第 2 のクロックマスク制御回路 $1\ 3\ 2_2$ とを含む。ここで、図 $1\ 3$ に示した第 2 のデータマスク制御回路 $5\ 4_2$ 及び第 2 のデータマスク回路 $5\ 2_2$ については同様であるため説明を省略する。

[0189]

第2のクロックマスク制御回路 132_2 は、第2のデータマスク制御回路 54_2 のフリップフロップFF $_2$ のQ端子の出力を用いて、第2のクロックマスク制御信号 CM_2 を生成する。そのため第2のクロックマスク制御回路 132_2 は、フリップフロップFF $_3$ 、FF $_4$ を含む。フリップフロップFF $_3$ 、FF $_4$ のD端子に、フリップフロップFF $_2$ のQ端子が接続される。フリップフロップFF $_3$ のC端子には、第3のクロックCLK $_3$ の反転信号が入力される。フリップフロップFF $_4$ のC端子には、第2のクロックCLK $_2$ が入力される。こうすることで、データマスクのタイミングと、クロックマスクのタイミングとを半周期ずらし、ひげの発生しないクロックマスク制御信号でクロックのマスク制御を行うことができる。この場合、発生したヒゲによりデータイネーブル信号がシフトされてしまう事態を回避する。

[0190]

図22に、図21に示した回路によるクロックマスクの動作タイミングの一例 を示す。

[0191]

ここではシフト信号SHLの論理レベルが「H」に固定されている場合について説明する。左方向を第2の方向とすると、シフト信号SHLの論理レベルが「H」(第2のレベル)のとき、データイネーブル信号は左方向にシフトされることを意味する。

[0192]

まず第3のクロックマスク回路118 $_2$ に第3のクロックCLK $_3$ が入力され、クロックマスクが解除状態であるものとする。したがって、第2のクロックマスク回路118 $_2$ は、入力された第3のクロックCLK $_3$ をそのまま第2のクロ

ックCLKっとして出力する。

[0193]

SRブロックBLK $_2$ から第2のデータイネーブル信号EIO $_2$ がシフト出力されると(T20)、第2のデータマスク制御回路 $_2$ では、フリップフロップFF $_2$ のQ端子から論理レベル「H」に設定される(T21)。これにより、第2のデータマスク制御信号DM $_2$ は論理ベル「L」になり、それ以降第2の階調データDATA $_2$ はマスクされる。

[0194]

第2のクロックマスク制御回路 1 3 2 2 では、フリップフロップFF 3 において、第3のクロックCLK 3 の立ち下がりに同期してXQ 2 信号の論理レベルが「L」となる。一方、フリップフロップFF 2 において、第2のクロックCLK 2 の立ち上がりに同期して、XQ 3 信号の論理レベルが「L」となる(T 2 2)。ここで、反転シフト信号 X S H L の論理レベルが「L」に固定されているため、第2のクロックマスク制御信号 C M 2 は論理レベル「L」となる(T 2 3)。これにより、第2のクロックCLK 2 は、第2のクロックマスク制御信号 2 によりマスクが非解除状態に設定され、これ以降第2のクロックCLK 2 は固定される(T 2 4)。

[0195]

なお第2のクロックCLK $_2$ は短いパルス状になるが、既に第2のデータイネーブル信号EIO $_2$ をシフト出力しているため回路の誤動作を招くことはない。

[0196]

図23に、第1の系の回路ブロックの動作タイミングの一例を示す。

[0197]

以下では、階調データのマスク制御については図14と同様であるため、クロックのマスク制御についてのみ説明する。

[0198]

例えばデータイネーブル信号E I O は第0 のデータイネーブル信号E I O $_0$ として第1 の回路ブロック 1 3 0 $_1$ から第4 の回路ブロック 1 3 0 $_4$ の方向にシフトされる。したがって、第1 のクロックマスク回路 1 1 8 $_1$ は、第1 のデータイ

ネーブル信号E I O $_1$ がシフト出力されるまで第1 のクロックC L K $_1$ のマスクを解除状態にし、第1 のデータイネーブル信号E I O $_1$ がシフト出力されると第1 のクロックC L K $_1$ のマスクを非解除状態に設定する。

[0199]

同様に、第2の回路ブロック 130_2 の第2のクロックマスク回路 118_2 は、第2のデータイネーブル信号 EIO_2 がシフト出力されるまで第2のクロック CLK_2 のマスクを解除状態にし、第2のデータイネーブル信号 EIO_2 がシフト出力されると第2のクロック CLK_2 のマスクを非解除状態に設定する。

[0200]

第3及び第4の回路ブロック130 $_3$ 、130 $_4$ でも同様に上述のマスク制御が行われる。このように第1〜第4のクロックマスク回路118 $_1$ 〜118 $_4$ は、第1〜第4のデータイネーブル信号EIO $_1$ 〜EIO $_4$ がシフト出力されるまで第1〜第4のクロックCLK $_1$ 〜СLK $_4$ のマスクを解除状態にし、第1〜第4のデータイネーブル信号EIO $_1$ 〜EIO $_4$ がシフト出力されると第1〜第4のクロックCLK $_1$ 〜СLK $_4$ のマスクを非解除状態に設定する。したがって、階調データの供給に必要なタイミングのみ、クロックを駆動すればよいので不要な電力消費を大幅に削減することができる。

[0201]

図24に、第2の系の動作タイミングの一例を示す。

[0202]

ここでは、第 5 ~第 8 の回路ブロック 1 3 0 $_5$ ~ 1 3 0 $_8$ が、第 4 の回路ブロック 1 3 0 $_4$ からシフト出力された第 4 のデータイネーブル信号 E I O $_4$ を、第 5 の回路ブロック 1 3 0 $_5$ から第 8 の回路ブロック 1 3 0 $_4$ の方向にシフトする場合について説明する。

[0203]

 態を維持する。

[0204]

同様に、第6の回路ブロック 130_6 の第6のクロックマスク回路 118_6 は、第5のデータイネーブル信号 EIO_5 がシフト出力されてから、第5のクロック CLk_6 のマスクを解除状態にして第6のクロック CLk_6 を出力し、少なくとも第8のデータイネーブル信号 EIO_8 が出力されるまで(図24では一水平走査期間が終了するまで)マスクの解除状態を維持する。

[0205]

第7及び第8の回路ブロック130 $_7$ 、130 $_8$ でも同様に上述のマスク制御が行われる。このように第5~第8のクロックマスク回路118 $_5$ ~118 $_8$ は、第4~第7のデータイネーブル信号EIO $_4$ ~EIO $_7$ がシフト出力されてから、第0のクロックCLK $_0$ 、第5~第7のクロックCLK $_5$ ~CLK $_7$ に対するマスクを解除状態にして第5~第8のクロックCLK $_5$ ~CLK $_8$ を出力し、少なくとも第8のデータイネーブル信号EIO $_8$ が出力されるまで(図24では一水平走査期間が終了するまで)マスクの解除状態を維持する。したがって、階調データの供給に必要なタイミングのみ、クロックを駆動すればよいので不要な電力消費を大幅に削減することができる。

[0206]

またクロック入力制御回路 1 2 4 により、一水平走査期間(1 H)の全期間にわたってクロックを駆動する必要がなくなる。すなわち、第8のデータイネーブル信号 E I O 8 がシフト出力されてから次の水平走査期間が開始されるまでの間、階調データを駆動する必要がなくなり、その分の電力消費を削減することができる。

[0207]

なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨 の範囲内で種々の変形実施が可能である。

[0208]

例えば上述した実施形態では、M、Nを4としたがこれに限定されるものではなく、4以上又は4未満であってもよい。またMとNを同数にしたが、MがNよ

り大きく、又は小さくしてもよい。

[0209]

また例えば表示駆動回路を図25に示すように第1の系の回路ブロックのみで 構成した場合であっても不要な電力消費を抑えることができる。また、表示駆動 回路を、図26に示すように第2の系の回路ブロックのみで構成した場合であっ ても同様である。図25においては、図7又は図17に示した回路ブロックを用 いて容易に構成することができる。図26においては、図8又は図18に示した 回路ブロックを用いて容易の構成することができる。

[0210]

更に図27に示すように、階調データのマスク制御を行うことなく、各SRブロックに供給されるクロックのみのマスク制御を行うようにしてもよい。更にまた図28(A)に示すようにクロックのマスク制御のみを図17に示した回路ブロックを応用した第1の系の回路ブロックのみで構成してもよいし、図28(B)に示すようにクロックのマスク制御のみを図18に示した回路ブロックを応用した第2の系の回路ブロックのみで構成してもよい。

[0211]

また上述の実施形態では、TFT型液晶装置を駆動する場合について説明したが、単純マトリクス型液晶装置や、有機EL素子を含む有機ELパネル、プラズマディスプレイ装置にも適用可能である。

【図面の簡単な説明】

【図1】

液晶装置の構成の概要を示すブロック図である。

【図2】

同一ガラス基板上に信号ドライバが形成される液晶パネルの概要を示す構成図である。

【図3】

信号ドライバの構成の概要を示すブロック図である。

【図4】

図4(A)は、信号ドライバの形状を模式的に示す図である。図4(B)は、

階調バスの配線の様子を模式的に示す図である。

【図5】

信号ドライバに適用される表示駆動回路のシフトレジスタ部の構成の概要を示すブロック図である。

【図6】

第1の実施形態における表示駆動回路のシフトレジスタ部の構成の概要を示す ブロック図である。

【図7】

第1の実施形態における第1の系の回路ブロックの構成の概要を示すブロック 図である。

【図8】

第1の実施形態における第2の系の回路ブロックの構成の概要を示すブロック 図である。

【図9】

第1の実施形態における階調データの取り込みタイミングの一例を示すタイミングチャートである。

【図10】

図10(A)は、比較例におけるシフトレジスタ部の構成の概要を示すブロック図である。図10(B)は、比較例におけるシフトレジスタ部の動作タイミングの一例を示すタイミングチャートである。

【図11】

第1の実施形態における表示駆動回路のシフトレジスタ部の詳細な構成例の全体ブロック図である。

【図12】

SRブロックの構成の一例を示す回路図である。

【図13】

データマスク制御回路及びデータマスク回路の構成例を示す回路図である。

【図14】

第1の実施形態における第1の系の回路ブロックの動作タイミングの一例を示

すタイミングチャートである。

【図15】

第1の実施形態における第2の系の回路ブロックの動作タイミングの一例を示すタイミングチャートである。

【図16】

第2の実施形態における表示駆動回路のシフトレジスタ部の構成の概要を示す ブロック図である。

【図17】

第2の実施形態における第1の系の回路ブロックの構成の概要を示すブロック 図である。

【図18】

第2の実施形態における第2の系の回路ブロックの構成の概要を示すブロック 図である。

【図19】

第2の実施形態における階調データの取り込みタイミングの一例を示すタイミングチャートである。

【図20】

第2の実施形態における表示駆動回路のシフトレジスタ部の詳細な構成例の全体ブロック図である。

【図21】

データマスク制御回路、データマスク回路、クロックマスク制御回路及びクロックマスク回路の構成例を示す回路図である。

【図22】

データマスク制御回路、データマスク回路、クロックマスク制御回路及びクロックマスク回路の動作タイミングの一例を示すタイミングチャートである。

【図23】

第2の実施形態における第1の系の回路ブロックの動作タイミングの一例を示すタイミングチャートである。

【図24】

第2の実施形態における第2の系の回路ブロックの動作タイミングの一例を示すタイミングチャートである。

【図25】

第1の系の回路ブロックのみで構成した表示駆動回路の概要を示す構成図である。

【図26】

第2の系の回路ブロックのみで構成した表示駆動回路の概要を示す構成図である。

【図27】

各SRブロックに供給されるクロックのみのマスク制御を行う表示駆動回路の 構成例を示す構成図である。

【図28】

図28(A)は、クロックのマスク制御を第1の系の回路ブロックのみで構成した表示駆動回路の概要を示す構成図である。図28(B)は、クロックのマスク制御を第2の系の回路ブロックのみで構成した表示駆動回路の概要を示す構成図である。


【符号の説明】

- 10 液晶装置
- 20 LCDパネル
- 22_{jk} TFT
- 24_{.jk} 液晶容量
- 26_{jk} 画素電極
- 28 i k 対向電極
- 30 信号ドライバ(広義には表示駆動回路)
- 32 走査ドライバ
- 34 電源回路
- 36 LCDコントローラ
- 40、70、90、140 シフトレジスタ部
- 42 ラインラッチ回路


- 44 DAC回路
- 46 信号電極駆動回路
- 50 データ入力制御回路
- $52_1 \sim 52_{M+N}$ 第1~第 (M+N) のデータマスク回路
- 54₁~54_{M+N} 第1~第(M+N)のデータマスク制御回路
- 60 $_1$ $^{\sim60}$ $_{\mathrm{M+N}}$ 、 130 $_1$ $^{\sim130}$ $_{\mathrm{M+N}}$ 第1 $^{\sim}$ 第 (M+N) の回路ブロック
- 100 SRブロック
- 1020~1023 階調データ保持部
- $^{1\,0\,4}\,_{0}$ $^{\sim\,1\,0\,4}\,_{3}$ 、 $^{1\,0\,6}\,_{0}$ $^{\sim\,1\,0\,6}\,_{3}$ ラッチ回路
- 1080~1083 セレクタ回路
- 110_{0} $\sim 110_{3}$ 階調データラッチ回路
- $1 1 8_1 \sim 1 1 8_{M+N}$ 第1 \sim 第 (M+N) のクロックマスク回路
- 124 クロック入力制御回路
- $132_{1} \sim 132_{M+N}$ 第1~第 (M+N) のクロックマスク制御回路
- $BLK_1 \sim BLK_{M+N}$ SRJUyD
- $CM_1 \sim CM_{M+N}$ 第1~第 (M+N) のクロックマスク制御信号
- $DM_1 \sim DM_{M+N}$ 第1~第 (M+N) のデータマスク制御信号
- $EIO_0 \sim EIO_{M+N}$ 第0~第 (M+N) のデータイネーブル信号

【書類名】 図面


【図1】



【図2】





【図3】




【図4】

(A)







【図5】




【図6】




【図7】



【図8】





【図9】




【図10】

(A)







【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】




【図25】




【図26】



【図27】



【図28】



【書類名】

要約書

【要約】

【課題】 階調データの供給に伴う消費電力を削減することができる表示駆動回 路及び表示装置を提供する。

【選択図】

図 5

出願人履歴情報

識別番号

[000002369]

1. 変更年月日

1990年 8月20日

[変更理由]

新規登録

住 所

東京都新宿区西新宿2丁目4番1号

氏 名

セイコーエプソン株式会社